Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
統合型入力デバイスにおいて表示更新を再開する場合の表示アーティファクトの低減
Document Type and Number:
Japanese Patent JP2016529539
Kind Code:
A
Abstract:
本発明の実施形態は、概して、表示ライン選択システムを提供する。表示ライン選択システムは、第1の表示更新期間中に第1の表示ラインを更新するために第1のゲート電極を選択し、第1の表示更新期間中に電荷を第2のレジスタ素子へ転送するように構成された第1のレジスタ素子を備える。第2のレジスタ素子は、第2の表示更新期間中に第2の表示ラインを更新するために第2のゲート電極を選択するように構成される。表示ライン選択システムは、非表示更新期間中に電荷を受け取り、非表示更新期間中に電荷を第4のレジスタ素子へ転送するように構成された第3のレジスタ素子をさらに備える。第4のレジスタ素子は、第3の表示更新期間中に第3の表示ラインを更新するために第3のゲート電極を選択するように構成される。【選択図】 図8

Inventors:
Sheperev, Petr
Application Number:
JP2016521418A
Publication Date:
September 23, 2016
Filing Date:
May 22, 2014
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
Synaptics Incorporated
International Classes:
G09G3/20; G06F3/041; G06F3/044; G09G3/36
Domestic Patent References:
JP2013190719A2013-09-26
JP2006039542A2006-02-09
JPH07306397A1995-11-21
JP2013076795A2013-04-25
JP2010282224A2010-12-16
Foreign References:
WO2013047456A12013-04-04
Attorney, Agent or Firm:
Ikeda adult
Junichiro Sakamaki
Masakazu Noda
Kazuhiro Yamaguchi