Title:
高速電圧レベルシフタ
Document Type and Number:
Japanese Patent JP2019522934
Kind Code:
A
Abstract:
電圧レベルシフタは、第１の電力領域で第１の入力信号（Ｄ＿Ｎ）を受けるように構成された第１の入力（２５２）、第２の電力領域でイネーブル信号（ＥＮＢ）を受けるように構成された第２の入力（２５５）、第３の入力（２５７）、および出力（Ｚ）を有する第１のＮＯＲゲート（２５０）を含む。電圧レベルシフタはまた、第１の電力領域で第２の入力信号（Ｄ）を受けるように構成された第１の入力（２２２）、第２の電力領域でイネーブル信号を受けるように構成された第２の入力（２２５）、第１のＮＯＲゲートの出力に結合された第３の入力（２２７）、および第１のＮＯＲゲートの第３の入力に結合された出力（Ｚ＿Ｎ）、を有する第２のＮＯＲゲート（２２０）を含む。第１および第２のＮＯＲゲートは、第２の電力領域の供給電圧によって電力供給される。【選択図】図２
More Like This:
| JP2013115621 | LEVEL SHIFTER CIRCUIT, INTEGRATED CIRCUIT DEVICE, AND ELECTRONIC CLOCK |
| JP3813307 | PATH TRANSISTOR LOGIC CIRCUIT |
| JPH0353712 | INPUT BUFFER CIRCUIT |
Inventors:
Narayanan, Benkato
Battikonda, Rakesh
Le, de
Birang Dipichai, Rama Prasat
Singhaloy, Samrat
Chen, Louis
Battikonda, Rakesh
Le, de
Birang Dipichai, Rama Prasat
Singhaloy, Samrat
Chen, Louis
Application Number:
JP2018567810A
Publication Date:
August 15, 2019
Filing Date:
June 13, 2017
Export Citation:
Assignee:
QUALCOMM INCORPORATED
International Classes:
H03K19/0185
Attorney, Agent or Firm:
Kurata Masatoshi
Yoshihiro Fukuhara
Morisezo Iseki
Takashi Okada
Nakamaru Yoshihiro
Yoshihiro Fukuhara
Morisezo Iseki
Takashi Okada
Nakamaru Yoshihiro