Title:
薄膜の応力を軽減するためのインシトゥ高電力注入
Document Type and Number:
Japanese Patent JP2021527340
Kind Code:
A
Abstract:
本開示の実施形態は、概して、パターニング用途のための高密度膜の堆積のための技法に関する。１つの実施形態では、基板を処理する方法が提供される。この方法は、基板の上に形成された膜積層体の上に炭素ハードマスクを堆積することであって、基板が、処理チャンバ内に配置された静電チャックの上に位置付けられる、炭素ハードマスクを堆積することと、炭素ハードマスクにイオンを注入することであって、炭素ハードマスクを堆積することと、炭素ハードマスクにイオンを注入することとが、同じ処理チャンバ内で実行される、イオンを注入することと、炭素ハードマスクが所定の厚さに達するまで、炭素ハードマスクを堆積することと、炭素ハードマスクにイオンを注入することとを周期的に繰り返すこととを含む。【選択図】図１Ａ
More Like This:
| JPS57122560 | SEMICONDUCTOR DEVICE |
| JPH0612771 | [Title of Invention] TEOS Plasma CVD Method |
| JPS61136241 | MANUFACTURE OF SEMICONDUCTOR DEVICE |
Inventors:
Benkas Sabra Manian, Eswaranand
Manna, Pramit
Malik, Avisit Bee.
Gandikotta, Shrinivers
Manna, Pramit
Malik, Avisit Bee.
Gandikotta, Shrinivers
Application Number:
JP2020570738A
Publication Date:
October 11, 2021
Filing Date:
June 05, 2019
Export Citation:
Assignee:
APPLIED MATERIALS,INCORPORATED
International Classes:
H01L21/314; H01L21/31
Domestic Patent References:
| JP2017507477A | 2017-03-16 | |||
| JP2008541485A | 2008-11-20 |
Foreign References:
| US20140273461A1 | 2014-09-18 |
Attorney, Agent or Firm:
Sonoda/Kobayashi Patent Business Corporation