Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
論理回路
Document Type and Number:
Japanese Patent JP4050815
Kind Code:
B2
Inventors:
Takeshi Kawashima
Hiroaki Tanaka
Application Number:
JP36055297A
Publication Date:
February 20, 2008
Filing Date:
December 26, 1997
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
株式会社デンソー
財団法人名古屋産業科学研究所
International Classes:
G06F7/00; G06F7/76
Domestic Patent References:
JP1244567A
JP9006743A
JP9081723A
JP6161983A
JP8194672A
JP8146096A
JP9294069A
Other References:
玉置 久 HISASHI TAMAKI,第11章 関数レベルにおけるハードウェア進化,遺伝的アルゴリズム3,日本,産業図書株式会社,1997年 9月 4日,第1版,p.271-298
川島 毅 Takeshi KAWASHIMA,小規模回路で実現可能なニューラルネットワークのハードウェア化手法 An Architecture of a Small-Scale Digital Neuro-hardware,電子情報通信学会技術研究報告 Vol.99 No.613 IEICE Technical Report,日本,社団法人電子情報通信学会 The Institute of Electronics,Information and Communication Engineers,2000年 2月 4日,p.23-28
菅原 英子 EIKO SUGAWARA,故障補償能力を持つ階層型ニューラルネットワークのハードウェア実装 Hardware Implementation of Hierarchical Neural Networks with Fault Tolerance,並列処理シンポジウム Joint Symposium on Parallel Processing 2001,日本,社団法人情報処理学会 Information Processing Society of Japan,2001年 6月 5日,第2001巻 第6号,p.319-326
肥川 宏臣 Hiroomi HIKAWA,多数決ニューロンを用いたパルス駆動型多層ニューラルネットワーク Pulse Mode Multilayer Neural Network with Voting Neurons,電子情報通信学会技術研究報告 Vol.98 No.68 IEICE Technical Report,日本,社団法人電子情報通信学会 The Institute of Electronics,Information and Communicaiton Engineers,1998年 5月22日,第98巻,p.39-46
Attorney, Agent or Firm:
Tsutomu Adachi