Title:
駆動電力ゲーティングの応用
Document Type and Number:
Japanese Patent JP5725582
Kind Code:
B2
Abstract:
Systems and methods are disclosed to manage power in a custom integrated circuit (IC) design by receiving a specification of the custom integrated circuit including computer readable code and generating a profile of the computer readable code to determine instruction usage; automatically generating a processor architecture uniquely customized to the computer readable code, the processor architecture having one or more processing blocks and one or more power domains; determining when each processing block is needed based on the code profile and assigning each block to one of the power domains; and gating the power domains with power based on the code profile; and synthesizing the generated architecture into a computer readable description of the custom integrated circuit for semiconductor fabrication.
Inventors:
Eun Pias
Pandurangan Annan
Durban Annan
Paduma Navan Satish
Octopus Garry
Kadiyara Thresh
Pandurangan Annan
Durban Annan
Paduma Navan Satish
Octopus Garry
Kadiyara Thresh
Application Number:
JP2013519753A
Publication Date:
May 27, 2015
Filing Date:
July 11, 2011
Export Citation:
Assignee:
Argoto Chip Corporation
International Classes:
G06F17/50; G06F1/32
Domestic Patent References:
| JP2010282585A | ||||
| JP2004186671A |
Other References:
内田 充哉, 谷口 一徹, 冨山 宏之, 福井 正博,マルチサイクル演算に対応したVLIW型プロセッサ向け消費電力最小命令スケジューリング手法,電子情報通信学会技術研究報告. VLD, VLSI設計技術,日本,一般社団法人電子情報通信学会 ,2011年 2月23日,第110巻/第432号,第7-12頁
張山 昌論, 石原 翔太, 亀山 充隆,自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI,情報処理学会研究報告. EMB, 組込みシステム,日本,一般社団法人情報処理学会,2009年 1月 6日,第2009巻/第1号,第51-55頁
張山 昌論, 石原 翔太, 亀山 充隆,自律的細粒度パワーゲーティングに基づく低消費電力フィールドプログラマブルVLSI,情報処理学会研究報告. EMB, 組込みシステム,日本,一般社団法人情報処理学会,2009年 1月 6日,第2009巻/第1号,第51-55頁
Attorney, Agent or Firm:
Yuriko Hamada
Hironori Honda
Hironori Honda