Title:
半導体装置
Document Type and Number:
Japanese Patent JP6813709
Kind Code:
B1
Abstract:
【課題】容量素子と接続されるトランジスタの数を減らすことを課題とする。【解決手段】容量素子と、一つのトランジスタとを有し、容量素子の一方の電極は配線と接続され、容量素子の他方の電極はトランジスタのゲートと接続される構成とする。当該配線には、クロック信号が入力されるので、クロック信号は容量素子を介してトランジスタのゲートに入力される。そして、トランジスタの導通状態は、クロック信号に同期した信号によって制御され、トランジスタはオンになる期間とオフになる期間とを繰り返す。こうして、トランジスタの劣化を抑制することができる。【選択図】図１
More Like This:
Inventors:
Atsushi Umezaki
Application Number:
JP2020176465A
Publication Date:
January 13, 2021
Filing Date:
October 21, 2020
Export Citation:
Assignee:
Semiconductor Energy Laboratory Co., Ltd.
International Classes:
G11C19/28; G09G3/20; G09G3/36; H01L21/822; H01L21/8234; H01L27/04; H01L27/06; H01L27/088; H01L29/786
Domestic Patent References:
| JP200883692A | ||||
| JP2004274050A |