Title:
半導体装置およびその製造方法
Document Type and Number:
Japanese Patent JPWO2004004005
Kind Code:
A1
Abstract:
半導体チップ（２）が搭載されたタブ（１ｂ）と、半導体チップ（２）が樹脂封止されて形成された封止部（３）と、封止部（３）の裏面（３ａ）の周縁部に露出する被実装面（１ｄ）とその反対側に配置された封止部形成面（１ｇ）とを有した複数のリード（１ａ）と、半導体チップ（２）のパッド（２ａ）とリード（１ａ）とを接続するワイヤ（４）とからなり、複数のリード（１ａ）のうち、対向して配置されたリード（１ａ）同士における封止部形成面（１ｇ）の内側端部（１ｈ）間の長さ（Ｍ）が被実装面（１ｄ）の内側端部（１ｈ）間の長さ（Ｌ）より長くなるように形成され、これにより、各リード（１ａ）の封止部形成面（１ｇ）の内側端部（１ｈ）によって囲まれて形成されるチップ搭載領域を拡大することができ、搭載可能チップサイズの拡大化を図ることができる。
Inventors:
Yoshihiko Shimanuki
Yoshihiro Suzuki
Koji Tsuchiya
Yoshihiro Suzuki
Koji Tsuchiya
Application Number:
JP2004517247A
Publication Date:
November 04, 2005
Filing Date:
May 30, 2003
Export Citation:
Assignee:
Renesas Technology Corp.
International Classes:
H01L23/50; H01L21/56; H01L23/28; H01L23/31; H01L23/495; (IPC1-7): H01L23/50; H01L23/28
Attorney, Agent or Firm:
Yamato Tsutsui