Title:
アクセスタイムを短くしたスペアセクタを有するフラッシュメモリ
Document Type and Number:
Japanese Patent JPWO2004097841
Kind Code:
A1
Abstract:
本発明は、複数の通常セクタと、通常セクタに対して置き換え可能なスペアセクタとを有する半導体メモリであって、アドレス変化信号に応答して、通常セクタを選択する通常セクタ選択信号とスペアセクタを選択するスペアセクタ選択信号とをそれぞれ生成する通常セクタ選択信号生成回路及びスペアセクタ選択信号生成回路を有する。更に、通常セクタをスペアセクタに置き換える置き換え情報を記憶し、アドレス変化信号に応答して置き換え情報が読み出される冗長メモリと、冗長メモリと同じ記憶素子を有し、アドレス変化信号に応答して当該記憶素子の記憶情報が読み出され、当該読み出し完了時に変化する出力信号を生成するレファレンス冗長メモリとを有する。そして、レファレンス冗長メモリの出力信号の変化に応答して、冗長メモリから読み出された置き換え情報に基づいて、通常セクタ選択信号またはスペアセクタ選択信号のいずれかが非選択状態にされる。
Inventors:
Shigekazu Yamada
Application Number:
JP2004571303A
Publication Date:
July 13, 2006
Filing Date:
April 30, 2003
Export Citation:
Assignee:
富士通株式会社
International Classes:
G11C29/04; G11C7/00; G11C16/02; G11C16/06; G11C29/00
Attorney, Agent or Firm:
Kenji Doi
Hayashi Tsunetoku
Hayashi Tsunetoku
Previous Patent: JETTING NOZZLE FOR HAND DRYING DEVICE
Next Patent: FRAME BODY FOR PINBALL GAME MACHINE
Next Patent: FRAME BODY FOR PINBALL GAME MACHINE