Title:
マスタースレーブ型フリップフロップ、トリガフリップフロップおよびカウンタ
Document Type and Number:
Japanese Patent JPWO2006016580
Kind Code:
A1
Abstract:
マスターラッチ（１）をスタティック回路で構成し、スレーブラッチ（２）をダイナミック回路で構成する。これにより、スレーブラッチをスタティック回路で構成する場合と比べて、回路素子数を低減し、マスタースレーブ型フリップフロップの小型化、小面積化を実現することができる。また、マスターラッチはスタティック回路で構成されるので、待機時にマスターラッチをデータ保持状態に設定しておくことで、待機時にデータを安定に保持することができる。
More Like This:
| JP3556502 | D-type flip-flop |
| JPH09200000 | D FLIP-FLOP |
| WO/1984/003806 | CMOS LATCH CELL INCLUDING FIVE TRANSISTORS, AND STATIC FLIP-FLOPS EMPLOYING THE CELL |
Inventors:
Hiroki Morimura
Satoshi Shigematsu
Yukio Okazaki
Katsuyuki Machida
Satoshi Shigematsu
Yukio Okazaki
Katsuyuki Machida
Application Number:
JP2006531651A
Publication Date:
May 01, 2008
Filing Date:
August 09, 2005
Export Citation:
Assignee:
Nippon Telegraph and Telephone Corporation
International Classes:
H03K3/3562; H03K3/037; H03K23/00
Attorney, Agent or Firm:
Masaki Yamakawa
Hiroro Kurokawa
Shigeki Yamakawa
Hiroro Kurokawa
Shigeki Yamakawa