Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
クロック分周回路
Document Type and Number:
Japanese Patent JPWO2007099588
Kind Code:
A1
Abstract:
第1の分周回路と第2の分周回路とを設け、外部からインジェクションされる2相の外部クロック(第1の外部クロックおよび第2の外部クロック)を分周して、位相保証された4相のクロックを出力する。各分周回路は、ミキサと、加算回路と、位相回路とで構成される。また、第1の分周回路と第2の分周回路とは、第1の結合回路と第2の結合回路とでループ状に接続される。第1の結合回路は、第1の分周回路の第1の出力信号を入力して、第2の結合回路に第2の外部入力信号を出力し、第2の結合回路は、第2の分周回路の第2の出力信号を入力して、第1の結合回路に第1の外部入力信号を出力する。この結果、ループ利得が高くなり、ロックレンジの広いクロック分周回路を実現できる。

Inventors:
Yamaguchi Hisakatsu
Koichi Kanda
Junji Ogawa
Yasutaka Tamura
Application Number:
JP2008502575A
Publication Date:
July 16, 2009
Filing Date:
February 28, 2006
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
富士通株式会社
International Classes:
H03K23/00; H03K5/00; H03K5/15
Domestic Patent References:
JPH05347554A1993-12-27
Other References:
JPN6010052073, A.Mazzanti,P.Uggetti,P.Rossi and F.Svelto, "「Injection Locking LC Dividers for low Power Quadrature Generation」", Proc. IEEE Custom Integrated Circuits Conference, 200309, pp.563−566, US, IEEE
JPN6010052074, H.R.Rategh,H.Samavati and T.H.Lee, "「A CMOS Frequency Synthesizer with an Injection−Locked Frequency Divider for a 5−GHz Wireless LAN R", EEE Journal On Solid−State Circuits, 200005, VOL.35 NO.5, pp780−787, US, IEEE
Attorney, Agent or Firm:
Furuya Fumio
Toshihide Mori