Title:
テスト容易化設計装置及びテスト容易化設計方法
Document Type and Number:
Japanese Patent JPWO2007110939
Kind Code:
A1
Abstract:
多入力多出力モジュールに対してもタイプ分けを行って、テスト容易化設計をさらに進めたテスト容易化設計装置及び方法を提供する。ＲＴＬ回路におけるデータパスに対するテストを容易化することによる集積回路のテスト容易化設計装置１は、データパスを構成する回路要素のうちの多入力多出力回路要素に対して、各出力端子について予め定められたスルーの種別によって区別される複数のタイプによってタイプ分けの処理を行う前処理部３１と、タイプ分けされた出力端子のタイプに基づいて、外部入力から指定されたテスト対象の回路要素の入力端子までの経路を決定し、又は、指定されたテスト対象の回路要素の出力端子から外部出力までの経路を決定する制御経路生成部３５とを備える。
More Like This:
Inventors:
Hiroshi Date
Application Number:
JP2008507324A
Publication Date:
August 06, 2009
Filing Date:
March 29, 2006
Export Citation:
Assignee:
System JD Co., Ltd.
International Classes:
G06F17/50
Domestic Patent References:
| JP2004302828A | 2004-10-28 |
Attorney, Agent or Firm:
Koji Hadachi
Previous Patent: バンパーステイ
Next Patent: PACKAGE BODY FOR BAMBOO SHOOT AND METHOD FOR PRODUCING THE SAME
Next Patent: PACKAGE BODY FOR BAMBOO SHOOT AND METHOD FOR PRODUCING THE SAME