Title:
半導体装置及びその製造方法
Document Type and Number:
Japanese Patent JPWO2007110940
Kind Code:
A1
Abstract:
（課題）本発明は、メタルゲート電極であって、かつ、マルチゲート電極構造を有し、ソース・ドレイン間のリーク電流が減少する構造を有するＭＩＳＦＥＴ及びそのＭＩＳＦＥＴの製造方法を提供することを課題とする。（解決手段）第１の金属ゲート電極と、第１の金属ゲート電極の延在方向であって、かつ、平行に配置された第２の金属ゲート電極と、第１の金属ゲート電極及び前記第２の金属ゲート電極に、ゲート絶縁膜を介してはさまれた第１の半導体層と、第１の半導体層の両側に隣接し、かつ、第１の金属ゲート電極及び前記第２の金属ゲート電極の両側に隣接する、第２の半導体層と、を備え、第１の半導体層中に、第１の金属ゲート電極及び前記第２の金属ゲート電極の延在方向に対して、垂直方向に針状の結晶粒を有することを特徴とするＭＩＳＦＥＴを提供することにより、上記の課題を解決する。【選択図】 図１
More Like This:
| JP2000196071 | MANUFACTURE OF SEMICONDUCTOR DEVICE, AND THE SEMICONDUCTOR DEVICE |
| JP2021180335 | SEMICONDUCTOR DEVICE |
| JP4384616 | Manufacturing method of flash memory element |
Inventors:
Akito Hara
Application Number:
JP2008507325A
Publication Date:
August 06, 2009
Filing Date:
March 29, 2006
Export Citation:
Assignee:
Fujitsu Microelectronics Limited
International Classes:
H01L21/336; H01L21/20; H01L29/786
Domestic Patent References:
| JPH05226655A | 1993-09-03 | |||
| JPH06349734A | 1994-12-22 |
Attorney, Agent or Firm:
Takayoshi Kokubun
Junichi Yokoyama
Junichi Yokoyama