Title:
クロック信号分周回路及びクロック信号分周方法
Document Type and Number:
Japanese Patent JPWO2008065869
Kind Code:
A1
Abstract:
【課題】分周クロック信号のサイクル時間の変動が小さく、分周クロック信号の最小のサイクル時間が分周比に応じて拡大される機会が多く、消費電力やレイアウト面積が小さく、設計・検証コストが小さい有理数分周回路を提供する。【解決手段】分周比が２つの整数Ｎ及びＭの比であるＮ／Ｍで規定されるクロック信号分周回路において、入力クロック信号をそのまま出力するか、入力クロック信号を反転して出力するか、入力クロック信号を出力しないか、のいずれかを選択する出力クロック選択回路（２００）と、前記出力クロック選択回路の前記選択を制御する制御信号を生成するクロック選択制御回路（１００）とを備えている。前期クロック選択制御回路は、前記入力クロック信号のサイクル毎に、前記出力クロック選択回路の前記選択を制御する。
More Like This:
| JPS5416964 | VARIABLE FREQUENCY DIVIDER |
| JP5005821 | Divider and frequency divider method |
| JP2008545321 | Differential multi-phase divider |
Inventors:
Mitsufumi Shibayama
Koichi Nose
Koichi Nose
Application Number:
JP2008546931A
Publication Date:
March 04, 2010
Filing Date:
November 09, 2007
Export Citation:
Assignee:
NEC
International Classes:
H03K23/64
Attorney, Agent or Firm:
Isamu Takahashi
Previous Patent: マイクロチップ基板の接合方法、及びマイクロチップ
Next Patent: INWARD OPENING DOOR DEVICE OF ELECTRIC EQUIPMENT
Next Patent: INWARD OPENING DOOR DEVICE OF ELECTRIC EQUIPMENT