Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
半導体装置およびその製造方法
Document Type and Number:
Japanese Patent JPWO2008120335
Kind Code:
A1
Abstract:
半導体装置は、半導体基板上のゲート電極(13)と、前記ゲート電極下方の半導体基板領域に設けられるチャネル領域(CH)と、前記チャネル領域に応力を与える歪生成層(21)と、を有し、前記チャネル領域のソース端(A)に印加される歪みの絶対値は、ドレイン端に印加される歪みの絶対値よりも大きい。良好な構成例では、ゲート電極の側壁に形成されるサイドウォールスペーサ(17)をさらに有し、前記ゲート電極のソース側に形成されるサイドウウォール幅(W1)が、前記ゲート電極のドレイン側に形成されるサイドウォール幅(W2)よりも小さい。

Inventors:
宮下 俊彦
池田 圭司
Application Number:
JP2009507327A
Publication Date:
July 15, 2010
Filing Date:
March 28, 2007
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
富士通マイクロエレクトロニクス株式会社
International Classes:
H01L29/78; H01L21/8238; H01L27/092
Attorney, Agent or Firm:
伊東 忠彦