Title:
半導体装置およびその製造方法
Document Type and Number:
Japanese Patent JPWO2008120335
Kind Code:
A1
Abstract:
半導体装置は、半導体基板上のゲート電極（１３）と、前記ゲート電極下方の半導体基板領域に設けられるチャネル領域（ＣＨ）と、前記チャネル領域に応力を与える歪生成層（２１）と、を有し、前記チャネル領域のソース端（Ａ）に印加される歪みの絶対値は、ドレイン端に印加される歪みの絶対値よりも大きい。良好な構成例では、ゲート電極の側壁に形成されるサイドウォールスペーサ（１７）をさらに有し、前記ゲート電極のソース側に形成されるサイドウウォール幅（Ｗ１）が、前記ゲート電極のドレイン側に形成されるサイドウォール幅（Ｗ２）よりも小さい。
Inventors:
Toshihiko Miyashita
Keiji Ikeda
Keiji Ikeda
Application Number:
JP2009507327A
Publication Date:
July 15, 2010
Filing Date:
March 28, 2007
Export Citation:
Assignee:
Fujitsu Microelectronics Limited
International Classes:
H01L21/8238; H01L29/78; H01L27/092
Attorney, Agent or Firm:
Tadahiko Ito