Title:
パスの制御に用いる通信装置およびパス制御方法
Document Type and Number:
Japanese Patent JPWO2009060501
Kind Code:
A1
Abstract:
下位パスを収容している上位パスが存在するネットワークで用いられるシグナリングメッセージに、パス制御を行うための情報を加える。その情報を用いて、通信装置は、上位パスに状態変化が生じた際に、上位パスで状態変化が生じた制御項目と同一の制御項目の制御を行う必要がある制御対象の下位パスを抽出する。制御対象のパスは、前記上位パスに収容されている下位パスから選択される。抽出したパスに制御を行うことにより、レイヤ間で収容関係を有する場合の複数のパスの制御を簡便に行うことができる。
Inventors:
Miya Saki Keiji
Application Number:
JP2009539887A
Publication Date:
March 17, 2011
Filing Date:
November 07, 2007
Export Citation:
Assignee:
富士通株式会社
International Classes:
H04L45/28
Domestic Patent References:
| JP2003298517A | 2003-10-17 | |||
| JP2003258908A | 2003-09-12 | |||
| JPH09223090A | 1997-08-26 |
Other References:
宮村崇 他: "次世代コアネットワークの技術展望 マルチレイヤ連携機能", ＮＴＴ技術ジャーナル 第１６巻 第９号, JPN6008003195, 1 September 2004 (2004-09-01), pages 13 - 17, ISSN: 0001991654
柳沼英樹 他: "ＧＭＰＬＳ対応マルチレイヤネットワーク管理に関する一検討", 信学技報 ＶＯＬ．１０４ ＮＯ．１６５, JPN6008003196, 2 July 2004 (2004-07-02), pages 19 - 24, ISSN: 0001991655
柳沼英樹 他: "ＧＭＰＬＳ対応マルチレイヤネットワーク管理に関する一検討", 信学技報 ＶＯＬ．１０４ ＮＯ．１６５, JPN6008003196, 2 July 2004 (2004-07-02), pages 19 - 24, ISSN: 0001991655
Attorney, Agent or Firm:
Yoshiyuki Osuga
virtue Tamio Ei
virtue Tamio Ei
Previous Patent: 媒体記憶装置のリード／ライト処理方法及び媒体記憶装置
Next Patent: ELECTRONIC DEVICE, OUTPUT METHOD AND PROGRAM
Next Patent: ELECTRONIC DEVICE, OUTPUT METHOD AND PROGRAM