Title:
テストパターン生成方法、装置及びプログラム
Document Type and Number:
Japanese Patent JPWO2009087769
Kind Code:
A1
Abstract:
テストパターン生成装置は、回路の外部からテストパターンを与えて回路の動作を確認するスキャンチェーンをそれぞれ有する第１及び第２の共通回路と、第１及び第２の共通回路以外の非共通回路とを備えた半導体回路に対するテストパターンを生成する。第１及び第２の共通回路毎にスキャンチェーンの集合と仮定故障の集合を作成し、第１及び第２の共通回路のいずれかを、第１のテスト対象の共通回路として決定し、決定された第１のテスト対象の共通回路に対するＡＴＰＧ及び回路故障の検出を行った後に、第１のテスト対象の共通回路についてのＡＴＰＧの成功で生成されたテストパターンを第２のテスト対象して決定された共通回路に流用して非共通回路部分のＡＴＰＧ及び回路故障の検出を行う。
More Like This:
| JPH09138256 | METHOD FOR ALIGNMENT OF BOARD TO BE INSPECTED |
| WO/2007/086214 | TESTER AND SELECTOR |
| JPH04130085 | [Title of the device] The jig for a check of a printed wiring board |
Inventors:
Daisuke Maruyama
Application Number:
JP2009548838A
Publication Date:
May 26, 2011
Filing Date:
January 10, 2008
Export Citation:
Assignee:
富士通株式会社
International Classes:
G01R31/28; G01R31/3183
Attorney, Agent or Firm:
Susumu Takeuchi