Title:
半導体記憶装置
Document Type and Number:
Japanese Patent JPWO2009096466
Kind Code:
A1
Abstract:
縦型トランジスタＳＧＴで構成されたＬｏａｄｌｅｓｓ４Ｔ−ＳＲＡＭにおいて、小さいＳＲＡＭセル面積と安定した動作マージンを実現する。４個のＭＯＳトランジスタを用いて構成されたスタティック型メモリセルにおいて、前記メモリセルを構成するＭＯＳトランジスタは、埋め込み酸化膜上に形成された平面状シリコン層上に形成され、ドレイン、ゲート、ソースが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造を有し、前記平面状シリコン層は第1の導電型を持つ第１の活性領域と第２の導電型を持つ第２の活性領域からなり、それらが平面状シリコン層表面に形成されたシリサイド層を通して互いに接続されることにより小さい面積のＳＲＡＭセルを実現する。
Inventors:
Fujio Masuoka
Arai Shintaro
Arai Shintaro
Application Number:
JP2009551561A
Publication Date:
May 26, 2011
Filing Date:
January 29, 2009
Export Citation:
Assignee:
Nippon Unisantis Electronics Co., Ltd.
International Classes:
H01L27/11; H01L21/8244
Attorney, Agent or Firm:
Sadao Kumakura
Fumiaki Otsuka
Takaki Nishijima
Hiroyuki Suda
Hiroshi Uesugi
Nobuhiko Suzuki
Fumiaki Otsuka
Takaki Nishijima
Hiroyuki Suda
Hiroshi Uesugi
Nobuhiko Suzuki
Previous Patent: 半導体記憶装置
Next Patent: STRESS REDUCTION DEVICE AND STRESS REDUCING METHOD OF WHEEL HUB
Next Patent: STRESS REDUCTION DEVICE AND STRESS REDUCING METHOD OF WHEEL HUB