Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
メモリ装置およびメモリ制御装置
Document Type and Number:
Japanese Patent JPWO2010100685
Kind Code:
A1
Abstract:
データ送受信を安定して行うためのタイミング調整のためのデータ転送を行うと、本来のアプリケーション動作に必要なデータ転送を妨げてしまう。そこで、メモリ装置(100)内にメモリセル(101)とは別にレジスタセット(102)を設け、メモリセル(101)へのアクセス不可期間にレジスタセット(102)へのアクセスを行い、タイミング調整を可能にする。これにより、アプリケーションの実行に影響を与えないで、タイミング調整ができる。

Inventors:
村上 大輔
Application Number:
JP2010531189A
Publication Date:
September 06, 2012
Filing Date:
August 28, 2009
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
パナソニック株式会社
International Classes:
G06F12/00; G11C11/401
Attorney, Agent or Firm:
新居 広守