Title:
半導体装置の製造方法
Document Type and Number:
Japanese Patent JPWO2012120857
Kind Code:
A1
Abstract:
容量値の印加電界依存性上昇と誘電体膜の初期欠陥の双方を抑制できる２層ポリシリコン容量素子を製造する。リンイオンが注入された下部電極と、下部電極上に形成される誘電体膜と、この誘電体膜上に形成される、上部電極と、を含み、誘電体膜は、下部電極を形成するポリシリコン膜の一部を酸化して形成され、その表層部がエッチアウトされた熱酸化膜と、熱酸化膜上に形成される堆積酸化膜と、を含む。
Inventors:
Kotaro Nagakura
Application Number:
JP2013503384A
Publication Date:
July 17, 2014
Filing Date:
March 02, 2012
Export Citation:
Assignee:
Asahi Kasei Electronics Co., Ltd.
International Classes:
H01L27/04; H01L21/822
Attorney, Agent or Firm:
Tetsuya Mori
Megumi Konishi
Hide Tanaka Tetsu
Megumi Konishi
Hide Tanaka Tetsu
Previous Patent: CUTTING TOOL
Next Patent: APPARATUS FOR OPHTHALMOLOGIC SURGICAL PROCEDURE USING FEMTOSECOND FIBER LASER
Next Patent: APPARATUS FOR OPHTHALMOLOGIC SURGICAL PROCEDURE USING FEMTOSECOND FIBER LASER