Title:
親撥材を用いた薄膜トランジスタ、MOS電界効果トランジスタおよびそれらの製造方法
Document Type and Number:
Japanese Patent JPWO2016068224
Kind Code:
A1
Abstract:
フォトリソグラフィ工程数を削減し、微細なパターンの形成が可能な薄膜トランジスタ、MOS電界効果トランジスタの製造方法を及びこれにより作製された薄膜トランジスタ、MOS電界効果トランジスタを提供することを目的とする。それらの薄膜トランジスタ、MOS電界効果トランジスタは電子デバイスに用いられる。薄膜トランジスタは、基板上に設けられた第一の絶縁層と、第一の絶縁層上に設けられたソース電極及びドレイン電極と、第一の絶縁層とソース電極とドレイン電極とを覆うように設けられた半導体層と、半導体層上に設けられた第二の絶縁層と、第二の絶縁層上に設けられたゲート電極とを具備し、第一の絶縁層は親撥材から成り、かつ凹部を有し、第一の絶縁層の凹部を埋めるようにソース電極及びドレイン電極が設けられることを特徴とする。
More Like This:
Inventors:
Hamaguchi Hitoshi
Takero Tanaka
Kenzo Okita
Keisuke Kuriyama
Takero Tanaka
Kenzo Okita
Keisuke Kuriyama
Application Number:
JP2016556616A
Publication Date:
August 17, 2017
Filing Date:
October 29, 2015
Export Citation:
Assignee:
JSR CORPORATION
International Classes:
H01L29/786; H01L21/283; H01L21/285; H01L21/336; H01L29/417; H01L29/78
Domestic Patent References:
JP2013016773A | 2013-01-24 | |||
JP2006163418A | 2006-06-22 | |||
JP2006237521A | 2006-09-07 | |||
JPH04302436A | 1992-10-26 | |||
JP2015192066A | 2015-11-02 |
Attorney, Agent or Firm:
Takahashi Hayashi & Partners