Title:
半導体記憶素子を用いたニューラルネットワーク演算回路及び動作方法
Document Type and Number:
Japanese Patent JPWO2019049686
Kind Code:
A1
Abstract:
ニューラルネットワーク演算に用いる結合重み係数をメモリアレイ（２０）に格納し、ワード線駆動回路（２４）でニューラルネットワークの入力データに対応したワード線（２２）を駆動し、カラム選択回路（２５）で演算の対象となる結合重み係数が接続しているビット線を演算回路（２６）に接続し、ビット線（２３）に流れるセル電流の総和を演算回路（２６）において判定する。演算回路（２６）の判定結果を出力保持回路（２７）に保存し、次層のニューラルネットワークの入力としてワード線駆動回路（２４）に設定する。制御回路（２９）はネットワーク構成情報保持回路（２８）に保持している情報をもとに、ワード線駆動回路（２４）及びカラム選択回路（２５）に対し、ニューラルネットワーク演算に用いるワード線（２２）及びビット線（２３）の選択を指示する。
Inventors:
Yuriko Hayata
Kazuyuki Kono
Masayoshi Nakayama
Reiji Mochida
Takashi Ono
Hitoshi Suwa
Kazuyuki Kono
Masayoshi Nakayama
Reiji Mochida
Takashi Ono
Hitoshi Suwa
Application Number:
JP2019540878A
Publication Date:
August 06, 2020
Filing Date:
August 24, 2018
Export Citation:
Assignee:
Panasonic Corporation
International Classes:
G06N3/063; G06G7/60; G11C11/54
Domestic Patent References:
| JPH0628331A | 1994-02-04 | |||
| JPH0454685A | 1992-02-21 | |||
| JPH05282269A | 1993-10-29 |
Foreign References:
| US5371834A | 1994-12-06 |
Attorney, Agent or Firm:
Hiromori Arai
Eisaku Teratani
Shinichi Michisaka
Eisaku Teratani
Shinichi Michisaka