以下、本発明の実施形態について、図面� ��参照して説明する。なお、以下の各実施形� ��において、他の実施形態と同様の機能を有� ��る構成要素については同一の符号を付して� ��明を省略する。

 《実施形態1》
 本発明の実施形態1に係る光ディスク装置100 は、図1に示すように、光ディスク101にレー� �ー光を出射し、光ディスク101からの反射光� �受光するOPU(Optical Pickup)102(光ピックアップ)� ��、OPU102により受光された反射光を、設定さ� ��た第1のゲインに基づいて電気信号に変換す るOEIC(Opto-Electronic Integrated Circuit、光電子集� ��回路)103(反射光処理部)と、OEIC103により生成 された電気信号を用いて、フォーカシング誤 差を示すフォーカスエラー信号、及びトラッ キング誤差を示すトラッキングエラー信号等 のサーボ信号を生成するFEP(Front End Processor)1 04(サーボ信号生成部)と、FEP104により生成さ� �たサーボ信号を第2のゲイン倍することによ� ��減衰させるアッテネータを用いて、該サー� ��信号の振幅が光ディスク101からの反射光の� ��の増減により変化することを抑制するよう� ��、該サーボ信号を制御するAGC(Auto Gain Contro l)106(サーボ信号制御部)と、OEIC103に対する第1 のゲインの設定と、AGC106(AGC106のアッテネー� �)に対する第2のゲインの設定とを同時に行う ゲイン設定部110とを備えている。

 AGC106は、CPU(図示せず)を搭載したSODC(Super- Optical Disc Controller)105(光ディスク制御用LSI)� �設けられている。光ディスク装置100は、上� �CPU及びゲイン設定部110により実行される命� �が組み込まれたFW(Firmware:システム制御ファ� �ムウェア)107をさらに備えており、ゲイン設� ��部110は、FW107に組み込まれた命令を実行す� �ことにより、OEIC103に対する第1のゲインの設 定と、AGC106に対する第2のゲインの設定とを� �時に行う。

 また、OEIC103、FEP104、SODC105、FW107、及びゲ イン設定部110により光ディスク用信号処理装 置120が構成されており、光ディスク用信号処 理装置120は集積回路によって構成されている 。

 ここで、上記のように構成された光ディ� ��ク装置100による起動時の動作について説明� ��る。

 まず、CPUが、第1及び第2のゲインをそれ� �れあらかじめ定められた値に設定し、その� �態で、AGC106がサーボ信号の制御を開始する� �そして、FEP104により得られたサーボ信号の� �ちのフォーカスエラー信号に基づいてメデ� �アが特定される。その後、ゲイン設定部110� �、FW107に組み込まれた命令を実行することに より、OEIC103に対する第1のゲインの設定と、A GC106に対する第2のゲインの設定とを同時に行 うことにより、起動が完了する。

 本実施形態によると、第1のゲインの設定 と第2のゲインの設定とが同時に行われるの� �、サーボ信号の振幅がほぼ一定となり、サ� �ボ信号に対して安定した制御を行うことが� �能になる。

 なお、SODC105に、サーボ演算用のDSP(Digital� �Signal Processor)、及び当該DSPを制御するため� �ROMコード(サーボ用マイクロコード)が書き込 まれたメモリが搭載される場合には、DSPが、 ゲイン設定部として、FW107に組み込まれた命� ��に応じてROMコードを実行することにより、O EIC103に対する第1のゲインの設定と、AGC106に� �する第2のゲインの設定とを同時に行うよう� ��してもよい。かかる場合には、レジスタ設� ��等によるタイムラグが若干発生することが� ��定される。しかし、高速処理が可能なDSPが� ��第1のゲインの設定と第2のゲインの設定と� �サーボ制御の応答周波数の逆数以内の時間� �で行うようにすれば、サーボ信号が不安定� �なることは十分防止される。また、ゲイン� �定部を外付け回路等のハードウェアで実現� �る場合に比べ、ソフトウェアの変更により� �イン設定部の機能を追加できるので、コス� �を抑えることができる。

 図2は、従来の第1のゲイン及び第2のゲイ� ��の設定時におけるサーボ信号の波形を上段� ��示し、第1のゲインの設定と第2のゲインの� �定とをサーボ制御の応答周波数の逆数以内� �時間差で行った場合のサーボ信号の波形を� �段に示している。

 図2の下段に示すように、第1のゲインの� �定と第2のゲインの設定とをサーボ制御の応� ��周波数の逆数以内の時間差で行った場合に� ��、サーボ信号に対する制御が不安定となる� ��間が短くなり、サーボ信号に対して安定し� ��制御を行うことが可能になる。すなわち、� ��発明における「実質的に同時」とは、第1の ゲインの設定と第2のゲインの設定との時間� �が、サーボ制御の応答周波数の逆数以内で� �ることを意味する。

 また、今後、光ディスク制御用LSI等の使� ��電圧がさらに低下し、さらにDレンジが狭く なることが予想されるが、図10で示したよう� ��サーボ信号が矩形波となることも、本発明� ��よって効果的に防止される。

 なお、ゲイン設定部110は、SODC105の外部に 限らず、SODC105内に搭載しても良い。さらに� �後、LSIの1チップ化が進むことが予想される� ��、SODC105内部にFEP104やOEIC103を搭載した場合� �は、回路の信号遅延等の影響が小さくなり� �信号の伝達も容易に行えるようになるので� �本発明をより容易に実現できる。

 《実施形態2》
 本発明の実施形態2に係る光ディスク装置100 は、図3に示すように、実施形態1のゲイン設� ��部110に代えて、OEIC103に対する第1のゲイン� �設定と、AGC106に対する第2のゲインの設定と� ��行うゲイン段階設定部201(ゲイン設定部)を� �えている。ゲイン段階設定部201は、AGC106に� �する第2のゲインの設定を段階的に行い、該� ��2のゲインの段階的な設定を開始すると同時 に、OEIC103に対する第1のゲインの設定を行う� ��また、ゲイン段階設定部201は、FW107に組み� �まれた命令を実行することにより、OEIC103に� ��する第1のゲインの設定と、AGC106に対する第 2のゲインの設定とを行う。また、OEIC103、FEP1 04、SODC105、FW107、及びゲイン段階設定部201に� ��り光ディスク用信号処理装置220が構成され� ��おり、光ディスク用信号処理装置220は集積� ��路によって構成されている。

 光ディスク装置200による起動時における� ��ディアが特定されるまでの動作は、実施形� ��1の光ディスク装置100と同様である。光ディ スク装置200においては、メディアが特定され た後、ゲイン段階設定部201は、OEIC103に対す� �第1のゲインの設定を行い、それと同時に、A GC106に対する第2のゲインの段階的な設定を開 始する。例えば、ゲイン段階設定部201は、図 4の中段に示すように、第1のゲインを瞬時に� ��げると同時に(第1のゲインの立ち上げタイ� �ングに同期して)第2のゲインを下げ始める。 そして、第2のゲインは徐々に(段階的に)下が る。

 なお、ゲイン段階設定部201が、図4の下段 に示すように、第2のゲインを段階的に下げ� �いる途中に第1のゲインを瞬時に上げるよう� ��してもよい。また、ゲイン段階設定部201が� ��第2のゲインを段階的に下げ終えた時に第1� �ゲインを瞬時に上げるようにしてもよい。� �た、図4の中段、下段では、第2のゲインが斜 線で表されており、第2のゲインが直線的に� �がっているように見えるが、実際、第2のゲ� ��ンは階段状に変化している。

 本実施形態によると、第2のゲインの設定 が段階的に行われるので、従来と比較してサ ーボ信号が飽和しにくい。したがって、サー ボ信号に対してより安定した制御を行うこと が可能になる。また、第2のゲインの設定が� �階的に行われ、第2のゲインの単位時間当た� ��の変化量が小さくなるので、サーボ制御の� ��安定化が防止される。

 なお、SODC105に、サーボ演算用のDSP及び当 該DSPを制御するためのROMコードが書き込まれ たメモリが搭載される場合には、DSPが、ゲイ ン段階設定部として、FW107に組み込まれた命� ��に応じてROMコードを実行することにより、O EIC103に対する第1のゲインの設定と、AGC106に� �する第2のゲインの設定とを行うようにして� ��よい。これにより、ゲイン設定部を外付け� ��路等のハードウェアで実現する場合に比べ� ��ソフトウェアの変更によりゲイン設定部の� ��能を追加できるので、コストを抑えること� ��できる。

 また、ゲイン段階設定部201は、SODC105の外 部に限らず、SODC105内に搭載しても良い。さ� �に今後、LSIの1チップ化が進むことが予想さ� ��るが、SODC105内部にFEP104やOEIC103を搭載した� �合には、回路の信号遅延等の影響が小さく� �り、信号の伝達も容易に行えるようになる� �で、本発明をより容易に実現できる。

 《実施形態3》
 本発明の実施形態3に係る光ディスク装置300 は、図5に示すように、実施形態1の光ディス� ��装置100の構成に加え、第1及び第2のゲイン� �算出するゲイン計算部301を備え、ゲイン設� �部110は、ゲイン計算部301により算出された� �1及び第2のゲインをOEIC103及びAGC106に対して� �れぞれ設定する。

 ゲイン計算部301は、例えば、第1のゲイン に所定の係数を掛けることにより第2のゲイ� �を算出したり、第1のゲイン(K)の逆数(1/K)を� �2のゲインとして算出する。しかし、ゲイン� ��算部301による第1及び第2のゲインの算出方� �は、これらに限られない。

 なお、OEIC103、FEP104、SODC105、FW107、ゲイン 設定部110、及びゲイン計算部301により光ディ スク用信号処理装置320が構成されており、光 ディスク用信号処理装置320は集積回路によっ て構成されている。

 本実施形態によると、ゲイン計算部301が� ��1及び第2のゲインを算出するので、第1及び� ��2のゲインの初期値として固定値を設定する 必要がなくなるとともに、より適当なサーボ 信号を生成できるようになる。

 なお、ゲイン計算部301が、第1及び第2の� �インのいずれか一方のみを計算するように� �てもよい。

 また、実施形態2の光ディスク装置200の構 成にゲイン計算部301を追加し、ゲイン計算部 301がゲイン段階設定部201により設定される第 1及び第2のゲインのうちの少なくとも一方を� ��出するようにしてもよい。

 《実施形態4》
 本発明の実施形態4に係る光ディスク装置400 は、図6に示すように、FEP104により生成され� �サーボ信号に対してオフセット調整値を加� �することにより、該サーボ信号に発生する� �フセットをキャンセルするオフセット制御� �ロック402(オフセット制御部)をSODC105内に備� �、オフセット制御ブロック402に対する特定� �オフセット調整値の設定と、OEIC103に対する� ��1のゲインの設定と、AGC106に対する第2のゲ� �ンの設定とを同時に行うゲイン・オフセッ� �設定部401(ゲイン設定部)をゲイン設定部110の 代わりに備えている点で、実施形態1の光デ� �スク装置100と異なっている。また、OEIC103、F EP104、SODC105、FW107、及びゲイン・オフセット� ��定部401により光ディスク用信号処理装置420� ��構成されており、光ディスク用信号処理装� ��420は集積回路によって構成されている。

 本実施形態によると、オフセット制御ブ� ��ック402に対する特定のオフセット調整値の� ��定が、OEIC103に対する第1のゲインの設定と� �時に行われるので、より適当なサーボ信号� �生成できるようになるとともに、サーボ信� �の制御を安定して行えるようになる。

 また、オフセット設定部401がオフセット� ��整値を設定するタイミングは、第1のゲイン を設定するタイミング及び第2のゲインを設� �するタイミングと完全に同時でなくてもよ� �、サーボ制御の応答周波数の逆数以内の時� �差であれば、サーボ信号の制御が安定する� �いう効果を得ることができる。すなわち、� �発明における「実質的に同時」とは、オフ� �ット調整値の設定と第1のゲインの設定及び� ��2のゲインの設定との時間差が、サーボ制御 の応答周波数の逆数以内であることを意味す る。

 なお、ゲイン・オフセット設定部401が、� ��施形態2の光ディスク装置200のようにAGC106に 対する第2のゲインの設定を段階的に行い、� �第2のゲインの段階的な設定の開始から終了� ��での間に、オフセット制御ブロック402に対� ��る特定のオフセット調整値の設定と、OEIC103 に対する第1のゲインの設定とを同時に行う� �うにしてもよい。

 また、実施形態3の光ディスク装置300に、 オフセット制御ブロック402を設け、ゲイン設 定部110に代えてゲイン・オフセット設定部401 を設けてもよい。この場合、ゲイン計算部301 がオフセット調整値を算出し、ゲイン計算部 301により算出されたオフセット調整値をゲイ ン・オフセット設定部401がオフセット制御ブ ロック402に設定するようにしてもよい。また 、ゲイン変化量に比例してオフセット量が変 化する場合、ゲイン計算部301が、ゲイン変化 量に比例定数を掛けることによりオフセット 変化量を求め、求めたオフセット変化量を現 在のオフセット調整値に足し合わせてオフセ ット調整値を算出するようにしてもよい。例 えば、(ゲイン変化量):(オフセット変化量)=1:3 である場合、(新たなオフセット調整値)=(現� �のオフセット調整値)+(ゲイン変化量)×3とい� ��式によって新たなオフセット調整値を求め� ��ことができる。これにより、より適当なオ� ��セット調整値が得られる。

 なお、上記実施形態1~4において、FEP104とS ODC105は、別々の半導体集積回路(別々のパッ� �ージ)として実現されていてもよいし、同一� ��半導体集積回路(別々のパッケージ)として� �現されていてもよい。