以下、発明の実施の形態を通じて本発明� ��説明するが、以下の実施形態は請求の範囲� ��かかる発明を限定するものではない。また� ��実施形態の中で説明されている特徴の組み� ��わせの全てが発明の解決手段に必須である� ��は限らない。

 図1は、試験システム400の一例を示す図で ある。試験システム400は、被試験ウエハ300に 形成された複数の被試験回路310を試験する。 被試験ウエハ300は、例えばシリコンウエハで あり、複数の被試験回路310は、例えば露光等 の半導体プロセスにより、被試験ウエハ300に 形成される。

 本例の試験システム400は、複数の被試験� ��路310を平行して試験する。試験システム400� ��、試験用ウエハユニット200および制御装置1 0を備える。試験用ウエハユニット200は、試� �用ウエハ100を有する。試験用ウエハ100は、� �試験ウエハ300における複数の被試験回路310� �一括して試験してよい。

 例えば試験用ウエハ100は、複数の被試験� ��路310と一対一に対応する複数の試験回路110� ��有してよい。それぞれの試験回路110は、対� ��する被試験回路310を試験する。例えば試験� ��路110は、対応する被試験回路310に所定の信� ��を供給したときの、被試験回路310が出力す� ��応答信号を検出することで、被試験回路310� ��試験してよい。試験回路110は、被試験回路3 10に設けられた複数の外部端子311と一対一に� ��応して、複数の試験端子111を有してよい。� ��部端子311は、被試験回路310が半導体チップ� ��してパッケージされた場合に、外部に表出� ��る端子と電気的に接続される端子であって� ��い。

 本例において、それぞれの試験回路110は� ��対応する被試験回路310のループバック試験� ��行う。例えば、それぞれの試験回路110は、� ��応する被試験回路310から受け取った信号に� ��じたループバック信号を、それぞれの被試� ��回路310に供給する。

 それぞれの試験端子111は、対応する外部� ��子311との間で信号を受け渡す。例えば、そ� ��ぞれの試験端子111は、対応する外部端子311� ��電気的に接続することで、電気信号を受け� ��してよい。また、それぞれの試験端子111は� ��静電結合または誘導結合等の非接触の結合� ��介して、対応する外部端子311と信号を受け� ��してもよい。また、それぞれの試験端子111� ��、光伝送路を介して、対応する外部端子311� ��信号を受け渡してもよい。以下においては� ��それぞれの試験端子111が、対応する外部端� ��311と電気的に接続する場合を例として説明� ��る。

 それぞれの試験端子111は、対応する外部� ��子311と接触することで、当該外部端子311と� ��気的に接続してよい。例えば、試験用ウエ� ��100を、被試験ウエハ300に貼り合わせること� ��、複数の試験端子111および複数の外部端子3 11を直接に接触させてよい。

 また、それぞれの試験端子111は、導体を� ��して、対応する外部端子311と電気的に接続� ��れてもよい。例えば、試験用ウエハ100を、� ��ローブ基板を介して、被試験ウエハ300に貼� ��合わせることで、複数の試験端子111および� ��数の外部端子311を、プローブ基板を介して� ��気的に接続してよい。この場合、プローブ� ��板の表面には、複数の試験端子111と電気的� ��接続される複数の表面端子が形成され、プ� ��ーブ基板の裏面には、複数の外部端子311と� ��気的に接続される複数の裏面端子が形成さ� ��る。また、プローブ基板には、表面および� ��面を貫通して設けられ、表面端子および裏� ��端子を電気的に接続するビアホールが形成� ��れてよい。このような構成により、複数の� ��験端子111および複数の外部端子311を電気的� ��接続することができる。なお、プローブカ� ��ドにおける、表面のパッド間隔と、裏面の� ��ッド間隔とは異なってよい。

 また、試験用ウエハ100および被試験ウエ� ��300の間には、異方性導電シートが設けられ� ��もよい。異方性導電シートは、試験用ウエ� ��100および被試験ウエハ300を貼り合わせた場� ��に、試験端子111および外部端子311により押� ��されることで、試験端子111および外部端子3 11を電気的に接続させる。

 制御装置10は、試験用ウエハ100を制御す� �。制御装置10は、複数の試験回路110を制御し てよい。例えば制御装置10は、複数の試験回� ��110を同期して動作させる動作開始信号、ク� ��ック信号等を、それぞれの試験回路110に供� ��してよい。

 また、試験用ウエハ100は、被試験ウエハ3 00と対応する形状を有するウエハであってよ� ��。ここで、対応する形状とは、同一の形状� ��および、一方が他方の一部分となる形状を� ��む。

 例えば試験用ウエハ100は、被試験ウエハ3 00と同一形状のウエハであってよい。より具� ��的には、試験用ウエハ100は、被試験ウエハ3 00と略同一の直径を有する円盤状のウエハで� ��ってよい。また、試験用ウエハ100は、被試� ��ウエハ300と重ね合わせたときに、被試験ウ� ��ハ300の一部を覆う形状を有してもよい。被� ��験ウエハ300が円盤形状の場合、試験用ウエ� ��100は、例えば半円形状のように、当該円盤� ��一部を占める形状であってよい。

 また、試験用ウエハ100は、被試験ウエハ3 00と同一の半導体材料のウエハであってよい� ��この場合、複数の試験回路110は、露光等の� ��導体プロセスによって、試験用ウエハ100に� ��成されてよい。また、試験用ウエハ100は、� ��リント基板であってもよい。この場合、そ� ��ぞれの試験回路110を有する回路チップが、� ��該プリント基板に実装されてよい。

 このように、被試験ウエハ300の近傍に配� ��される試験用ウエハ100に、被試験回路310を� ��験する試験回路110を設けることで、被試験� ��路310および試験回路110の間の伝送線路長を� ��くすることができる。つまり、試験用ウエ� ��100は、直接または間接に被試験ウエハ300に� ��り合わされるので、試験回路110および被試� ��回路310の間の伝送路に、ケーブル等を設け� ��くてよい。このため、被試験回路310に供給� ��るループバック信号の劣化を低減すること� ��でき、被試験回路310のループバック試験を� ��度よく行うことができる。

 図2は、被試験回路310および試験回路110の 構成例を示す図である。なお、それぞれの被 試験回路310は同一の構成を有してよい。また 、それぞれの試験回路110は同一の構成を有し てよい。

 本例の被試験回路310は、ローカル発振器3 60、送信側回路320、受信側回路340、および、� ��数の実動作用端子312を有する。実動作用端� ��312は、外部端子311の一例であり、被試験回� ��310の実装時に使用される。例えば、実動作� ��端子312は、被試験回路310が通信機器等に実� ��されたときに、当該通信機器内における他� ��回路の端子、または、当該通信機器外にお� ��る他の回路の端子と電気的に接続される端� ��であってよい。

 送信側回路320は、通信機器等から送信す� ��き送信信号を出力する。本例の送信側回路3 20は、DA変換器322、ミキサ324、および、ドラ� �バ326を有する。DA変換器322は、与えられるデ ジタル信号を、アナログ信号に変換する。例 えばDA変換器322は、送信信号が有するべき論� ��パターンを示すデジタル信号を受け取って� ��い。

 ミキサ324は、DA変換器322が出力するアナ� �グ信号と、ローカル発振器360が出力するロ� �カル信号とを乗算する。つまり、ミキサ324� �、アナログ信号の周波数を、ローカル信号� �周波数に応じてシフトさせる。ドライバ326� �、ミキサ324が出力する信号を、実動作用端� �312に供給する。ドライバ326は、所定の範囲� �電力を出力可能な電力増幅器であってよい� �また、送信側回路320は、ミキサ324の後段に� �ィルタを有してもよい。このような構成に� �り、送信側回路320は、与えられるデジタル� �号に応じたアナログ信号を生成する。

 本例の受信側回路340は、AD変換器342、ミ� �サ344、および、低ノイズアンプ346を有する� �低ノイズアンプ346は、実動作用端子312を介� �て外部の回路から信号を受け取る。また、� �ノイズアンプ346は、受け取った信号に応じ� �信号を出力する。

 ミキサ344は、低ノイズアンプ346が出力す� ��信号と、ローカル発振器360が出力する信号� ��を乗算した信号を出力する。また、AD変換� �342は、ローカル発振器360から受け取ったア� �ログ信号をデジタル信号に変換する。また� �受信側回路340は、ミキサ344の後段にフィル� �を有してもよい。このような構成により、� �信側回路340は、受け取ったアナログ信号に� �じたデジタル信号を生成する。

 試験回路110は、ループバック部120および� ��定部160を有する。本例のループバック部120� ��、送信側回路320が出力する出力信号を、実� ��作用端子312を介して受け取る。また、ルー� ��バック部120は、受け取った出力信号に応じ� ��ループバック信号を、実動作用端子312を介� ��て、受信側回路340に供給することで、送信� ��回路320が生成した信号を受信側回路340にル� ��プバックする。本例のループバック部120は� ��ループ入力端子122、ループ出力端子124、お� ��び、配線126を有する。ループ入力端子122お� ��びループ出力端子124は、試験端子111の一例� ��あってよい。

 ループ入力端子122は、実動作用端子312を� ��して、送信側回路320と電気的に接続する。� ��た、ループ出力端子124は、実動作用端子312� ��介して、受信側回路340と電気的に接続する� ��配線126は、ループ入力端子122およびループ� ��力端子124の間に設けられ、ループ入力端子1 22からループ出力端子124に信号を伝送する。� ��のような構成により、送信側回路320の出力� ��号に応じたループバック信号を、受信側回� ��340に供給することができる。

 判定部160は、ループバック信号に応じて� ��信側回路340が生成する信号に基づいて、被� ��験回路310の良否を判定する。例えば判定部1 60は、受信側回路340が生成する信号の論理パ� ��ーン、または、エッジタイミング等の電気� ��特性が、所定の期待値と一致するか否かに� ��づいて、被試験回路310の良否を判定してよ� ��。なお、被試験回路310が、判定部160を有し� ��もよい。この場合、試験回路110は、被試験� ��路310における判定部160から、判定結果を受� ��取ってよい。また、判定部160は、制御装置1 0に判定結果を送信してよい。

 また、図2に示すように、ループバック部 120は、信号処理部128を更に有してよい。信号 処理部128は、配線126を伝送するループバック 信号に対して、予め定められた処理を行って よい。例えば信号処理部128は、ループバック 信号に、予め定められた振幅雑音、位相雑音 等の雑音を印加してよい。また、信号処理部 128は、ループバック信号を、予め定められた 伝送路を模擬したエミュレート回路を通過さ せてもよい。

 このような構成により、多様な伝送路を� ��定したループバック試験を行うことができ� ��。また、試験用ウエハ100として半導体ウエ� ��を用いることで、多数の被試験回路310に対� ��する多数の信号処理部128を、露光等の半導� ��プロセスにより容易に形成することができ� ��。

 図3は、被試験回路310および試験回路110の 他の構成例を示す図である。本例の被試験回 路310は、図2に関連して説明した被試験回路31 0の構成に加え、選択部328、複数の測定配線33 2、測定用端子314、および、制御用端子316を� �に有する。他の構成要素は、図2に関連して� ��明した被試験回路310の構成要素と同一であ� ��てよい。測定用端子314および制御用端子316� ��、外部端子311の一例であってよい。本例の� ��験回路110は、被試験回路310の内部ノードを� ��送する内部信号を取り出し、内部信号に応� ��たループバック信号を、被試験回路310の内� ��ノードに供給する。

 複数の測定配線332は、被試験回路310にお� ��る複数の内部ノードに対応して設けられ、� ��れぞれ対応する内部ノードに電気的に接続� ��れる。例えば送信側回路320において、それ� ��れの測定配線332の一端は、DA変換器322の入� �端、DA変換器322の出力端、ミキサ324の出力端 、ドライバ326の出力端に電気的に接続される 。

 選択部328は、複数の測定配線332のいずれ� ��を選択して、測定用端子314に電気的に接続� ��る。選択部328は、対応する試験回路110から� ��えられる制御信号に応じた測定配線332を選� ��してよい。被試験回路310は、制御用端子316� ��介して、試験回路110から制御信号を受け取� ��てよい。

 上述したように、試験回路110が、被試験� ��路310の近傍に設けられるので、送信側回路3 20の内部の測定点に対して測定配線332を接続� ��ることで、ドライバ等を介さずに、当該内� ��ノードを伝送する内部信号を取り出すこと� ��できる。また、選択部328を設けることによ� ��、複数の内部ノードより少ない個数の測定� ��端子314を用いて、複数の内部ノードにおけ� ��信号を取り出すことができる。このため、� ��試験回路310において、測定用端子314が占め� ��面積を縮小することができる。

 なお、測定用端子314および制御用端子316� ��、被試験回路310を試験する場合に、外部の� ��験回路110と電気的に接続される端子であっ� ��よい。また、測定用端子314および制御用端� ��316は、被試験回路310が通信機器等に実装さ� ��た場合に、通信機器内の他の回路と電気的� ��接続されない端子であってよい。

 また、受信側回路340においても同様に、� ��信側回路340における複数の内部ノードにそ� ��ぞれの測定配線352が接続されてよい。複数� ��測定配線352は、受信側回路340おける複数の� ��部ノードに対応して設けられ、それぞれ対� ��する内部ノードに電気的に接続される。例� ��ば受信側回路340において、それぞれの測定� ��線352の一端は、AD変換器342の入力端、AD変換 器342の出力端、ミキサ344の出力端、低ノイズ アンプ346の出力端に電気的に接続される。

 選択部348は、複数の測定配線352のいずれ� ��を選択して、測定用端子314に電気的に接続� ��る。選択部348は、対応する試験回路110から� ��えられる制御信号に応じた測定配線352を選� ��してよい。このような構成により、受信側� ��路340の所定の内部ノードに、ループバック� ��号を供給することができる。

 また、選択部328および選択部348は、被試� ��回路310で対となる回路において、対応する� ��部ノードを選択してよい。ここで、対応す� ��内部ノードとは、伝送信号の特性が共通す� ��測定点を指してよい。また、伝送信号の特� ��とは、アナログ/デジタルの信号種類、周波 数、および、信号レベル等を含む概念であっ てよい。

 例えば、選択部328が、DA変換器322の出力� �の内部ノードを選択した場合、当該内部ノ� �ドを伝送する信号は、ベースバンドのアナ� �グ信号となる。この場合、選択部348は、受� �側回路340において、ベースバンドのアナロ� �信号が伝送されるAD変換器342の入力端を、内 部ノードとして選択してよい。試験回路110は 、このような内部ノードを選択させるべく、 選択部328および選択部348に制御信号を供給し てよい。このような制御により、被試験回路 310において、多様なループバック試験を行う ことができる。また、複数の測定配線、外部 端子、および、選択部を、複数の被試験回路 310のそれぞれに設けることで、試験回路110は 、それぞれの被試験回路310について、多様な ループバック試験を行うことができる。

 本例のループバック部120は、送信側回路3 20の内部ノードを伝送する内部信号を、測定� ��出力端子として機能する測定用端子314を介� ��て受け取る。また、ループバック部120は、� ��け取った内部信号に応じたループバック信� ��を、測定用入力端子として機能する測定用� ��子314を介して、受信側回路340の内部ノード� ��供給する。ループバック部120は、図2に関連 して説明したループバック部120の構成に加え 、制御出力端子121および選択制御部123を更に 有する。他の構成要素は、図2に関連して説� �した試験回路110の構成要素と同一であって� �い。

 選択制御部123は、内部信号を取り出すべ� ��送信側回路320の内部ノード、および、ルー� ��バック信号を供給すべき受信側回路340の内� ��ノードを選択すべく、選択部328および選択� ��348を制御する。選択制御部123は、制御出力� ��子121を介して、選択部328および選択部348に� ��御信号を供給してよい。制御出力端子121は� ��試験端子111の一例であってよい。

 上述したように、選択制御部123は、送信� ��回路320および受信側回路340において対応す� ��内部ノードを選択してよい。このような構� ��により、試験回路110は、被試験回路310に対� ��て多様なループバック試験を行うことがで� ��る。

 なお、図3においては、ループバック部120 は、送信側回路320および受信側回路340に対し て、測定用端子314を介して信号を受け渡した 。他の例では、ループバック部120は、測定用 端子314を介して送信側回路320の内部信号を取 り出して、当該内部信号に応じたループバッ ク信号を、実動作用端子312を介して受信側回 路340に供給してよい。また、ループバック部 120は、実動作用端子312を介して送信側回路320 の出力信号を受け取り、当該出力信号に応じ たループバック信号を、測定用端子314を介し て受信側回路340の内部ノードに供給してもよ い。

 図4は、信号処理部128の構成例を示す図で ある。なお図4では、信号処理部128の構成と� �て、エミュレート回路130、雑音発生部132、DC レベル調整部134、および、インピーダンス調 整部136を示すが、信号処理部128は、これらの 構成のうち、いずれか一つを有する回路であ ってよい。また、図4に示すように、信号処� �部128は、スイッチ138により選択される構成� �素を用いて、ループバック信号を生成して� �よい。また、信号処理部128は、これらの構� �のうち、2以上の構成を有する回路であって� ��よい。

 エミュレート回路130は、被試験回路310か� ��受け取った信号を通過させてループバック� ��号を生成する、予め定められた伝送路の特� ��を模擬した回路であってよい。例えばエミ� ��レート回路130は、遅延回路およびバンドパ� ��フィルタにより、所定の伝送路と略同一の� ��達特性を有する回路であってよい。また、� ��ミュレート回路130は、直列に接続した遅延� ��路およびバンドパスフィルタの経路を並列� ��複数設け、各経路にループバック信号を通� ��させるマルチパスフェージング回路であっ� ��もよい。また、エミュレート回路130は、ル� ��プバック信号の振幅を減衰させるアッテネ� ��タを有してもよい。

 雑音発生部132は、被試験回路310から受け� ��った信号に予め定められた雑音を印加して� ��ープバック信号を生成する。例えば雑音発� ��部132は、振幅雑音を印加したループバック� ��号を生成してよく、位相雑音を印加したル� ��プバック信号を生成してもよい。雑音発生� ��132は、振幅変調器または位相変調器を用い� ��、信号に雑音を印加してよい。

 DCレベル調整部134は、被試験回路310から� �け取った信号の直流レベルを調整したルー� �バック信号を生成する。例えばDCレベル調整 部134は、受信側回路340の仕様に基づいて、ル ープバック信号の直流レベルを調整してよい 。また、DCレベル調整部134は、送信側回路320� ��ら受け取った信号の直流成分を除去してル� ��プバック信号を生成してもよい。

 インピーダンス調整部136は、ループバッ� ��信号を伝送する伝送経路と、被試験回路310� ��の間でインピーダンスを整合させる。例え� ��インピーダンス調整部136は、配線126上に設� ��られ、被試験回路310の入出力インピーダン� ��に応じたインピーダンスを有する回路であ� ��てよい。また、インピーダンス調整部136の� ��ンピーダンスは可変であってよい。

 スイッチ138は、エミュレート回路130、雑� ��発生部132、DCレベル調整部134、および、イ� �ピーダンス調整部136のそれぞれに対応して� �けられる。それぞれのスイッチ138は、配線12 6を伝送するループバック信号を、エミュレ� �ト回路等の回路を通過して次段の回路に伝� �する経路に供給するか、または、当該回路� �バイパスして次段の回路に伝送する経路に� �給するかを切り替える。このような構成に� �り、被試験回路310に対して多様なループバ� �ク試験を行うことができる。

 図5は、被試験回路310および試験回路110の 他の構成例を示す図である。本例の試験回路 110は、被試験回路310における第1の動作回路37 0から受け取った信号を、被試験回路310にお� �る第2の動作回路380に供給する。そして、第2 の動作回路380が当該信号に応じて生成した信 号を受け取り、第1の動作回路370にループバ� �クする。つまり、本例の試験回路110は、被� �験回路310の第2の動作回路380を用いて、第1の 動作回路370へのループバック信号を生成する 。

 本例の被試験回路310は、第1の動作回路370 および第2の動作回路380を有する。第1の動作� ��路370および第2の動作回路380は、図2または� �3に関連して説明した被試験回路310と同一の� ��成をそれぞれ有してよい。

 本例の試験回路110は、第1のループ入力端 子122-1、第1の配線126-1、第1のループ出力端子 124-1、第2のループ入力端子122-2、第2の配線126 -2、および、第2のループ出力端子124-2を有す� ��。また、本例の試験回路110は、図3に関連し て説明した試験回路110と同様に、制御出力端 子121および選択制御部123を更に有してもよい 。

 第1のループ入力端子122-1は、第1の動作回 路370が生成した信号を受け取る。本例の第1� �ループ入力端子122-1は、第1の動作回路370の� �部信号を受けとる。第1の配線126-1は、第1の� ��ープ入力端子122-1および第1のループ出力端� ��124-1の間に設けられ、第1のループ入力端子1 22-1から第1のループ出力端子124-1に信号を伝� �する。第1のループ出力端子124-1は、第1の配� ��126-1から受け取った信号を、第2の動作回路3 80に供給する。本例の第1のループ出力端子124 -1は、当該信号を、第2の動作回路380の内部ノ ードに供給する。

 第2のループ入力端子122-2は、第2の動作回 路380が生成した信号を受け取る。本例の第2� �ループ入力端子122-2は、第2の動作回路380の� �部ノードから信号を取り出す。例えば第2の� ��ープ入力端子122-2は、第2の動作回路380の内� ��におけるフィルタ等が出力する信号を取り� ��してよい。

 第2の配線126-2は、第2のループ入力端子122 -2および第2のループ出力端子124-2の間に設け� ��れ、第2のループ入力端子122-2から第2のルー プ出力端子124-2に信号を伝送する。第2のルー プ出力端子124-2は、第2の配線126-2から受け取� ��たループバック信号を、第1の動作回路370に 供給する。本例の第2のループ出力端子124-2は 、ループバック信号を、第1の動作回路370の� �部ノードに供給する。

 このような構成により、被試験回路310の� ��部の回路を用いて、ループバック信号を生� ��することができる。このため、ループバッ� ��部120の回路規模を低減することができる。� ��た、ループバック部120は、図5に示すように 、第1の信号処理部128-1、および、第2の信号� �理部128-2を更に有してよい。

 第1の信号処理部128-1および第2の信号処理 部128-2は、図2から図4に関連して説明した信� �処理部128と同一であってよい。また本例に� �いては、被試験回路310の内部の回路を用い� �、ループバック信号に雑音等を印加するこ� �ができるので、第1の信号処理部128-1および� �2の信号処理部128-2は、DCレベル調整部134およ びインピーダンス調整部136を有する構成であ ってよい。このような構成により、比較的に 小さい回路規模の試験回路110を用いて、被試 験回路310に対して多様なループバック試験を 行うことができる。

 なお、本例においては、第1の動作回路370 へのループバック信号を、同一の被試験回路 310における第2の動作回路380を用いて生成し� �が、他の例では、第1の動作回路370へのルー� ��バック信号を、他の被試験回路310の回路を� ��いて生成してもよい。この場合、それぞれ� ��ループバック部120は、他のループバック部1 20を介して、他の被試験回路310の回路に信号� ��入力してよい。また、それぞれのループバ� ��ク部120は、他のループバック部120を介して� ��他の被試験回路310の回路から信号を受け取� ��てよい。

 図6は、被試験回路310の他の構成例を示す 図である。本例においては、被試験回路310と して、デジタル高速通信インターフェース回 路を用いて説明する。なお、試験回路110は、 図1から図5に関連して説明した試験回路110と� ��一であってよい。

 本例の送信側回路320は、マルチプレクサ4 02、ドライバ404、エンファシス回路406、複数� ��測定配線332、および、選択部328を有する。� ��ルチプレクサ402は、ロジック回路等から受� ��取るパラレルのデジタル信号を、シリアル� ��デジタル信号に変換する。また、マルチプ� ��クサ402は、被試験回路310に設けられたロー� ��ルクロック源408から与えられるクロック信� ��の周期に応じたビットレートのデジタル信� ��を生成してよい。

 ドライバ404は、マルチプレクサ402が生成� ��たデジタル信号を受け取り、当該信号に応� ��た信号を出力する。例えばドライバ404は、� ��ジタル信号の各ビットの論理値に応じて信� ��レベルが変化するアナログ信号を出力して� ��い。エンファシス回路406は、ドライバ404が� ��力する信号に対して、所定の信号処理を行� ��。例えばエンファシス回路406は、ドライバ4 04が出力する信号の所定の周波数成分を強調� ��てよい。このような処理により、送信側回� ��320から出力される信号に対して、信号伝送� ��における信号の劣化を予め補償する。

 複数の測定配線332および選択部328は、図1 から図5に関連して説明した測定配線332およ� �選択部328と同一であってよい。つまり、そ� �ぞれの測定配線332は、送信側回路320におけ� �それぞれの測定ノードに一端が接続され、� �端が選択部328に接続される。選択部328は、� �ずれかの測定配線332を選択して、ループバ� �ク部120に接続する。

 本例の受信側回路340は、デマルチプレク� ��412、レシーバ414、イコライザ416、複数の測� ��配線352、および、選択部348を有する。イコ� ��イザ416は、外部からの信号を受け取り、受� ��取った信号に対して所定の信号処理を行う� ��例えばイコライザ416は、受け取った信号の� ��定の周波数成分を強調してよい。このよう� ��処理により、受信側回路340が受け取る信号� ��対して、信号伝送により生じた信号の劣化� ��補償することができる。

 レシーバ414は、イコライザ416が出力する� ��号に応じた信号を、デマルチプレクサ412に� ��給する。例えばレシーバ414は、受け取った� ��ナログ信号をデジタル信号変換してよい。� ��マルチプレクサ412は、レシーバ414が出力す� ��シリアルのデジタル信号を、パラレルのデ� ��タル信号に変換する。

 デマルチプレクサ412は、被試験回路310に� ��けられたクロックリカバリ回路410から受け� ��るクロック信号に応じて動作してよい。例� ��ばデマルチプレクサ412は、与えられるクロ� ��ク信号に応じて、シリアルのデジタル信号� ��各論理値を検出してよい。クロックリカバ� ��回路410は、レシーバ414が出力する信号と略� ��一の周期のクロック信号を生成してよい。

 複数の測定配線352および選択部348は、図1 から図5に関連して説明した測定配線352およ� �選択部348と同一であってよい。つまり、そ� �ぞれの測定配線352は、受信側回路340におけ� �それぞれの測定ノードに一端が接続され、� �端が選択部348に接続される。選択部348は、� �ずれかの測定配線352を選択して、ループバ� �ク部120からの信号を印加する。このように� �ループバック部120は、無線通信回路、デジ� �ル高速インターフェース回路等の多様な被� �験回路310に対して、多様な測定ノードを介� �てループバック試験を行うことができる。

 図7は、被試験回路310の他の構成例を示す 図である。本例においては、被試験回路310と して、メモリ回路を用いて説明する。なお、 試験回路110は、図1から図5に関連して説明し� ��試験回路110と同一であってよい。

 本例の被試験回路310は、メモリコア420、� ��ンターフェース回路422、測定配線332、測定� ��線352、実動作用端子312、および、測定用端� ��314を有する。メモリコア420は、例えば半導� ��メモリであってよい。メモリコア420は、与� ��られるデータを格納して、また、格納した� ��ータを出力する。

 インターフェース回路422は、外部から与� ��られる信号に応じて、メモリコア420を制御� ��る。例えばインターフェース回路422は、外� ��から与えられる書込命令に応じて、与えら� ��る書込データを、与えられる書込アドレス� ��応じたメモリコア420のアドレスに格納して� ��い。また、インターフェース回路422は、外� ��から与えられる読出命令に応じて、与えら� ��る読出アドレスに応じたメモリコア420のア� ��レスからデータを読み出してよい。測定配� ��332および測定配線352は、メモリコア420およ� ��インターフェース回路422の間に一端が接続� ��れ、他端が測定用端子314にそれぞれ接続さ� ��る。

 本例の試験回路110は、信号処理部128とし� ��、メモリコア420を試験するメモリBISTを有す る。メモリBISTは、一般にメモリデバイス内� �に設けられ、自己診断を行う回路であって� �い。本例の試験システム400は、被試験ウエ� �300の近傍に試験回路110が設けられるので、� �試験回路310の動作回路の近傍に設けられる� �きメモリBISTを、試験回路110に形成して、被� ��験回路310の試験を行うことができる。この� ��め、被試験回路310において実動作回路を形� ��できる領域を増大させることができる。

 また、試験回路110は、インターフェース� ��路422のループバック試験を更に行ってもよ� ��。例えば試験回路110は、実動作用端子312を� ��して、インターフェース回路422のループバ� ��ク試験を行ってよい。

 図8は、被試験回路310における、測定用端 子314の配置例を示す図である。一般に、被試 験回路310は、動作回路が形成される回路領域 390の外側に、複数の実動作用端子312が形成さ れる。図8に示すように、測定用端子314は、� �路領域390に形成されてよい。

 また、実動作用端子312は、四角形の各辺� ��沿って形成されてよい。これに対して、測� ��用端子314は、当該四角形の内部に形成され� ��よい。また、測定用端子314は、実動作用端� ��312と同様に、回路領域390の外側に形成され� ��もよい。また、測定用端子314も、上述した� ��角形の各辺に沿って形成されてよい。

 図9は、ループバック部120の他の構成例を 示す図である。本例のループバック部120は、 図1から図8に関連して説明したいずれかのル� ��プバック部120の構成に加え、スイッチ170、� ��性測定部172、および、タイミング測定部174� ��更に有する。特性測定部172およびタイミン� ��測定部174は、測定回路の一例である。

 特性測定部172およびタイミング測定部174� ��、被試験回路310から受け取った信号を測定� ��る。例えば特性測定部172は、当該信号の電� ��値または電流値を測定してよい。また、特� ��測定部172は、被試験回路310に一定電圧また� ��一定電流を印加したときに、被試験回路310� ��供給される電流または電圧を測定してよい� ��つまり特性測定部172は、電圧印加電流測定( VSIM)または電流印加電圧測定(ISVM)を行ってよ� ��。また、特性測定部172は、被試験回路310の� ��作が定常状態となったときの、電流または� ��圧を測定してもよい。特性測定部172は、測� ��したこれらの値に基づいて、被試験回路310� ��良否を判定してよい。

 また、特性測定部172により被試験回路310� ��良否を判定する場合、ループバック部120は� ��ループバック試験を平行して行わないこと� ��好ましい。スイッチ170は、被試験回路に、� ��性測定部172、または、雑音発生部132のいず� ��を接続するかを切り替えてよい。スイッチ1 70は、ループ入力端子122およびループ出力端� ��124のそれぞれに対して設けられ、ループ入� ��端子122およびループ出力端子124のそれぞれ� ��、特性測定部172、または、雑音発生部132の� ��ずれを接続するかを切り替える。

 タイミング測定部174は、被試験回路310か� ��受け取った信号のタイミング特性を測定し� ��よい。例えばタイミング測定部174は、当該� ��号のエッジタイミングのジッタを測定して� ��い。タイミング測定部174は、信号処理部128� ��介したループバック試験と平行して、信号� ��タイミング特性を測定してよい。タイミン� ��測定部174は、信号処理部128に入力される信� ��を並列に受け取ってよい。

 また、信号処理部128は、タイミング測定� ��174における測定結果に応じた信号処理を、� ��ープバック信号に対して行ってよい。例え� ��信号処理部128は、タイミング測定部174が測� ��したジッタ値に応じて、ループバック信号� ��ジッタを印加してよい。より具体的には、� ��号処理部128は、信号処理部128が出力するル� ��プバック信号に含まれるべきジッタの振幅� ��と、タイミング測定部174が測定したジッタ� ��幅値との差分に応じた振幅のジッタを、ル� ��プバック信号に印加してよい。これにより� ��受信側回路340へのループバック信号に含ま� ��るジッタの振幅を、精度よく制御すること� ��できる。

 以上、発明を実施の形態を用いて説明し� ��が、発明の技術的範囲は上記実施の形態に� ��載の範囲には限定されない。上記実施の形� ��に、多様な変更または改良を加えることが� ��能であることが当業者に明らかである。そ� ��様な変更または改良を加えた形態も発明の� ��術的範囲に含まれ得ることが、請求の範囲� ��記載から明らかである。