Title:
キャッシュラインアドレスに基づくストリーム内のコマンドの集約
Document Type and Number:
Japanese Patent JP2022510281
Kind Code:
A
Abstract:
演算結合器［２４０］は、読み出しアドレス、変更動作、及び、書き込みアドレスを有する一連のコマンドを受信する。場合によっては、コマンドは、コマンドの処理速度を制限するシリアル依存関係を有する場合がある。演算結合器は、互換性についてアドレスを比較し、シリアル依存関係を壊すために演算を変換し、複数のソースコマンドを、ソースコマンドよりもはるかに高速に実行可能なより少ない数の集約コマンドに結合する。演算結合器のいくつかの実施形態は、１つ以上の第１の読み出しアドレスと、第１の書き込みアドレスと、を含む第１のコマンドを受信する。演算結合器は、第１の読み出しアドレス及び第１の書き込みアドレスを、バッファに記憶された第２のコマンドの１つ以上の第２の読み出しアドレス及び第２の書き込みアドレスと比較する。演算結合器は、比較に基づいて、第１のコマンド及び第２のコマンドを選択的に結合して集約コマンドを形成する。【選択図】図２
Inventors:
Christopher Jay. Brennan
Application Number:
JP2021530941A
Publication Date:
January 26, 2022
Filing Date:
June 18, 2019
Export Citation:
Assignee:
ADVANCED MICRO DEVICES INCORPORATED
International Classes:
G06F9/318; G06F9/30; G06F9/34; G06F9/38; G06F12/0877
Attorney, Agent or Firm:
Yuji Hayakawa
Ryota Sano
Keisuke Murasame
Ryota Sano
Keisuke Murasame
Previous Patent: Speech processing
Next Patent: Systems and methods for converting image data into natural language descriptions
Next Patent: Systems and methods for converting image data into natural language descriptions