Title:
予測フレーム比較を用いる交互フレーム処理動作
Document Type and Number:
Japanese Patent JP2023509140
Kind Code:
A
Abstract:
画像ストリームからのフレームが、独立して動作するデジタル信号プロセッサ（ＤＳＰ）（４０４Ａ、４０４Ｂ）によって処理され、フレームチェッキングマイクロプロセッサ（４０２Ａ、４０２Ｂ）のみがロックステップモードで動作する。一例では二つのＤＳＰは交互フレームに対して動作する。各ＤＳＰはフレームを処理し、次のフレームについて予測値を生成する。ロックステップマイクロプロセッサ（４０２Ａ、４０２Ｂ）はそれ自体の次のフレーム予測を展開する。ロックステップマイクロプロセッサは発行されるフレームと前に展開された予測フレームとを一貫性について比較する。これらの予測が充分に近い場合、発行されたフレームはテストに合格する。次いでロックステップマイクロプロセッサは、同様の一貫性チェックのため、発行されたフレームを先行する二つのフレームと比較する。先行するフレームも充分に近い場合、発行されたフレームは許容可能である。
More Like This:
| JP3547555 | IMAGE PROCESSOR |
| JP2022526869 | Data pipeline configuration by image comprehension |
| JP4056511 | Image processing device |
Inventors:
Aishwarya Dubey
Shashank Double
Veeran Manikandan Raju
Shashank Double
Veeran Manikandan Raju
Application Number:
JP2022540658A
Publication Date:
March 07, 2023
Filing Date:
December 22, 2020
Export Citation:
Assignee:
Texas Instruments Incorporated
International Classes:
G06T1/20
Attorney, Agent or Firm:
Hitoshi Sato
Previous Patent: Low dielectric glass compositions, fibers and articles
Next Patent: Avoid MAC padding in trigger-based PPDU
Next Patent: Avoid MAC padding in trigger-based PPDU