Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
エラー検出最適化を容易にするための共有バスを介したビット割振り
Document Type and Number:
Japanese Patent JP2017511044
Kind Code:
A
Abstract:
共有バスを介したエラー検出最適化を容易にすることに向けられた様々な態様を開示する。マスタデバイスがスレーブデバイスに結合され、ワードの符号化通信が、制御データバスを介してマスタデバイスとスレーブデバイスとの間で容易にされる。符号化通信は、エラー検出定数を最大化することを容易にするために、符号化通信の複数の最下位ビットを割り振るプロトコルに従って符号化される。プロトコルは、ワードのデータ部分の少なくとも1つの追加のエラー検出ビットまたは少なくとも第1の最上位ビットを含めるために、複数の最下位ビットを割り振る。

More Like This:
JPH08265185DECODING CIRCUIT, DECODING MEHTOD AND DIGITAL BROADCAST RECEIVER USING THE DECODING CIRCUIT
JPH06303210DATA MULTIPLEX TRANSMISSION DEVICE AND DATA MULTIPLEX RECEPTION DEVICE
JPH07115442DECODING CIRCUIT FOR TRANSMISSION LINE CODE
Inventors:
Shoichiro Sengoku
Application Number:
JP2016554356A
Publication Date:
April 13, 2017
Filing Date:
February 28, 2015
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
Qualcomm, Inc.
International Classes:
H04L1/00; H03M13/09
Domestic Patent References:
JP2010250048A2010-11-04
JP2005210159A2005-08-04
JPS58501698A1983-10-06
JPS60500696A1985-05-09
Foreign References:
US20080152026A12008-06-26
Attorney, Agent or Firm:
Yasuhiko Murayama
Kuroda Shinpei



 
Previous Patent: カバレッジ拡張モードのための３ＧＰＰノードとＭＴＣデバイスとの間の...

Next Patent: ビデオ圧縮のための輝度ベースの符号化ツール