Title:
電磁干渉遮蔽層を有するチップパッケージ構造
Document Type and Number:
Japanese Patent JP3244957
Kind Code:
U
Abstract:
【課題】電磁干渉遮蔽層を有するチップパッケージ構造を提供する。【解決手段】電磁干渉遮蔽層を有するチップパッケージ構造は、チップ、再配線層、絶縁層および電磁干渉遮蔽層を含み、前記絶縁層は、前記絶縁層の少なくとも１つの第１開口の周囲に周壁が形成され、各前記第１開口を包囲し、前記周壁の外周領域に凹んだ平坦部を形成させ、且つ前記平坦部の水平高さは、前記周壁の水平高さよりも低く、前記電磁干渉遮蔽層は、前記絶縁層の前記平坦部を覆うように設けられ、前記絶縁層の前記周壁によって各前記第１開口の各パッドと隔離され、電気的に絶縁され、チップが温度上昇して電磁干渉を受けやすい問題を効果的に解決する。【選択図】図１
Inventors:
▲ウ▼ 鴻棋
Toshiei Hayashi
Ko Zuitei
Toshiei Hayashi
Ko Zuitei
Application Number:
JP2023003760U
Publication Date:
December 14, 2023
Filing Date:
October 17, 2023
Export Citation:
Assignee:
East China Technology Co., Ltd.
International Classes:
H01L23/00
Attorney, Agent or Firm:
Patent Attorney Ota Patent Office