Title:
マルチキューメモリコントローラのためのクレジット方式
Document Type and Number:
Japanese Patent JP2024512623
Kind Code:
A
Abstract:
メモリコントローラは、アドレスデコーダと、第１のメモリチャネルに対するメモリアクセス要求を受信するためにアドレスデコーダの第１の出力に結合された第１のコマンドキューと、第２のメモリチャネルに対するメモリアクセス要求を受信するためにアドレスデコーダの第２の出力に結合された第２のコマンドキューと、を含む。要求クレジット制御回路は、第１のコマンドキュー及び第２のコマンドキューに結合され、未処理の要求クレジットの数を追跡するように動作する。要求クレジット制御回路は、第１のコマンドキュー及び第２のコマンドキューの利用可能なエントリの数に基づいて、指定されたイベントに応じて要求クレジットを発行する。【選択図】図２
Inventors:
Kedanash Barakrishnan
Shriram Ravichandran
Shriram Ravichandran
Application Number:
JP2023559128A
Publication Date:
March 19, 2024
Filing Date:
March 21, 2022
Export Citation:
Assignee:
ADVANCED MICRO DEVICES INCORPORATED
International Classes:
G06F13/36; G06F12/00; G06F13/16
Attorney, Agent or Firm:
Yuji Hayakawa
Ryota Sano
Keisuke Murasame
Ryota Sano
Keisuke Murasame
Previous Patent: User equipment, network nodes, and methods therein
Next Patent: 3,4-dihydro-2,7-naphthyridine-1,6(2H,7H)-dione as a MEK inhibitor
Next Patent: 3,4-dihydro-2,7-naphthyridine-1,6(2H,7H)-dione as a MEK inhibitor