Title:
立上りエッジ遅延を使用した位相周波数検出器に基づく周波数ダブラー
Document Type and Number:
Japanese Patent JP2023533955
Kind Code:
A
Abstract:
本開示のいくつかの態様は、一般に、信号の周波数を倍増するための技法および装置に関する。たとえば、いくつかの態様は、位相周波数検出器（ＰＦＤ）ベース立上りエッジ遅延限定周波数倍増回路を対象とする。１つの例示的な周波数ダブラー回路は、概して、第１の遅延段と、第２の遅延段と、第１のＰＦＤと、第１の立上りエッジ限定調整可能遅延セルと、第２のＰＦＤと、第２の立上りエッジ限定調整可能遅延セルと、論理ゲートと、論理ゲートの出力の直流（ＤＣ）電圧値を基準電圧と比較し、比較に基づいて、第１の立上りエッジ限定調整可能遅延セルと第２の立上りエッジ限定調整可能遅延セルとを制御するように構成された比較器とを含む。【選択図】図１
Inventors:
Woo, Jin
Duan, Inn
jew, jee
Duan, Inn
jew, jee
Application Number:
JP2023500377A
Publication Date:
August 07, 2023
Filing Date:
July 07, 2021
Export Citation:
Assignee:
QUALCOMM INCORPORATED
International Classes:
H03K5/00; H03L7/08
Attorney, Agent or Firm:
Patent Attorney Corporation Suzue Patent General Office