Title:
半導体基板本体及びその上の機能層を分離する方法
Document Type and Number:
Japanese Patent JP2018530925
Kind Code:
A
Abstract:
半導体基板本体２及びその上の機能層を分離する方法であって、半導体基板の上面にイオン注入を行い、イオン注入の深さは０.１〜１００μｍとし、イオン注入後、半導体基板１の上面で一つのイオンダメージ層３を生成するステップと、半導体基板１の上面に、機能層を製造するステップと、半導体基板１及びその上の機能層を分離するステップとを含む。前記半導体基板本体２及びその上の機能層を分離する方法は、イオン注入後の基板１にまず機能層を製造してから、イオンダメージ層３を分離して、直接に半導体基板１の表上面に電子デバイスを製造し、また半導体基板１の的厚さは、イオン注入の深さにより決められ、半導体基板１は薄膜ＳＯＩ（Ｓｉｌｉｃｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）と同じ作用効果を生じて、接合工程を必要とせず、生産工程を減少させ、生産コストを低減させた。【選択図】 図８
Inventors:
HU,Bing
Ryo Ma
Aki Akira
Liu silk
Ryo Ma
Aki Akira
Liu silk
Application Number:
JP2018524527A
Publication Date:
October 18, 2018
Filing Date:
September 14, 2016
Export Citation:
Assignee:
HU,Bing
International Classes:
H01L21/02; B23K15/00; C30B25/18; C30B29/38; C30B31/22; C30B33/00; H01L21/20; H01L27/12
Domestic Patent References:
| JP2002241191A | 2002-08-28 | |||
| JP2004048038A | 2004-02-12 | |||
| JPH05211128A | 1993-08-20 | |||
| JP2005527978A | 2005-09-15 |
Foreign References:
| CN101106067A | 2008-01-16 |
Attorney, Agent or Firm:
Hitoshi Shinbo