Title:
撮像素子、電子機器
Document Type and Number:
Japanese Patent JPWO2019220945
Kind Code:
A1
Abstract:
本技術は、FD容量を小さくすることができるようにする撮像素子、電子機器に関する。基板と、基板に設けられた第1の光電変換領域を含む第1の画素と、第1の光電変換領域の隣であって、基板に設けられた第2の光電変換領域を含む第2の画素と、第1の光電変換領域と第2の光電変換領域との間であって、基板に設けられたトレンチと、第1の画素に含まれる第1の領域と、第2の画素に含まれる第2の領域と、第1の領域、第2の領域、およびトレンチに接した第3の領域とを備える。本技術は、例えば、CMOSイメージセンサに適用できる。
Inventors:
Tetsuya Uchida
Application Number:
JP2020519568A
Publication Date:
June 17, 2021
Filing Date:
May 07, 2019
Export Citation:
Assignee:
Sony Semiconductor Solutions Corporation
International Classes:
H01L27/146; H04N5/369; H04N5/3745
Domestic Patent References:
JP2015233122A | 2015-12-24 | |||
JP2011014808A | 2011-01-20 | |||
JP2013041915A | 2013-02-28 | |||
JP2015046477A | 2015-03-12 | |||
JP2014096490A | 2014-05-22 | |||
JP2015177323A | 2015-10-05 | |||
JP2010186818A | 2010-08-26 | |||
JP2011003860A | 2011-01-06 |
Foreign References:
WO2017187957A1 | 2017-11-02 | |||
US20080217718A1 | 2008-09-11 | |||
US20100090095A1 | 2010-04-15 | |||
US20130307040A1 | 2013-11-21 | |||
US20170125473A1 | 2017-05-04 | |||
WO2016143531A1 | 2016-09-15 | |||
US20160014353A1 | 2016-01-14 |
Attorney, Agent or Firm:
Takashi Nishikawa
Yoshio Inamoto
Yusuke Miura
Yoshio Inamoto
Yusuke Miura