インピーダンスキャリブレーション回路

Title:

インピーダンスキャリブレーション回路

Document Type and Number:

Japanese Patent JP6916929

Kind Code:

B1

Abstract:

【課題】メモリ装置に対してインピーダンスキャリブレーションを行うことのできるインピーダンスキャリブレーション回路を提供する。【解決手段】インピーダンスキャリブレーション回路１は、第１キャリブレーション回路１０と、第２キャリブレーション回路１１と、スイッチ回路１２と、制御回路１３と、を含む。第１キャリブレーション回路は、パッドＰＤを介して外部抵抗Ｒｅｘｔに接続されるのに適しており、第１電圧Ｖ１を生成する。第２キャリブレーション回路は、第２電圧Ｖ２及び第３電圧Ｖ３を生成する。スイッチ回路は、第１及び第２キャリブレーション回路に接続される。スイッチ回路は、第１、第２及び第３電圧を第１接点Ａ１及び第２節点Ａ２に選択的に提供する。制御回路は、第１及び第２節点に接続される。制御回路は、第１及び第２節点の電圧に基づいて、第１制御信号Ｖｃ１、第２制御信号Ｖｃ２及び第３制御信号Ｖｃ３を生成する。【選択図】図１Ａ

More Like This:

WO/2019/129389	FLEXIBLE LOGIC UNIT ADAPTED FOR REAL-TIME TASK SWITCHING
JP2006197541	PUSH-PULL BUFFER AMPLIFIER AND SOURCE DRIVER
JP2735268	[Title of Invention] LSI Output Buffer

Inventors:

Yoshihisa Michioka

Application Number:

JP2020090258A

Publication Date:

August 11, 2021

Filing Date:

May 25, 2020

Export Citation:

Click for automatic bibliography generation Help