システムプローブアウェアによる最終レベルキャッシュの挿入バイパス

Japanese Patent JP2022548542

A

システムプローブフィルタアウェアによる最終レベルキャッシュの挿入バイパスポリシーを採用するシステム、装置及び方法が開示される。システムは、複数の処理ノードと、プローブフィルタと、共有キャッシュと、を含む。プローブフィルタは、生成されたリコールプローブ率を監視し、この率が第１の閾値よりも大きい場合、システムは、共有キャッシュのキャッシュ分割及び監視フェーズを開始する。したがって、キャッシュが２つの部分に分割される。第１の部分のヒット率が第２の閾値よりも大きい場合、このシナリオではキャッシュが比較的有用であるため、第２の部分は非バイパス挿入ポリシーを有する。しかしながら、第１の部分のヒット率が第２の閾値以下の場合には、キャッシュの有用性が低いため、第２の部分はバイパス挿入ポリシーを有する。【選択図】図４

Paul James Moyer
Jay Freishman

JP2022515508A

November 21, 2022

September 24, 2020

Click for automatic bibliography generation  

ADVANCED MICRO DEVICES INCORPORATED

G06F12/0831; G06F12/084; G06F12/0888

Yuji Hayakawa
Ryota Sano
Keisuke Murasame

Previous Patent: Systems and methods for live determination of fluid energy content

Next Patent: blast furnace skip hoist