Title:
誘電体上に誘電体を選択的に堆積させる方法
Document Type and Number:
Japanese Patent JP2024505506
Kind Code:
A
Abstract:
半導体基板の主面の上で行われる誘電体オン誘電体（ＤｏＤ）ＡＳＤプロセスである、エリア選択堆積（ＡＳＤ）プロセスのための方法について説明する。基板は、第１の誘電体層に埋め込まれた導電材料を含み、主面は、導電性表面と第１の誘電体層の誘電体表面とを含む。この方法では、第１の誘電体層の誘電体表面の上に金属含有キャッピング層が選択的に形成される。後続のプロセス工程では、金属含有キャッピング層から第２の誘電体層が形成される。それゆえ、ＤｏＤ ＡＳＤプロセスは、第１の誘電体層の誘電体表面の上に選択的に第２の誘電体層を形成する。第２の誘電体層用の誘電体材料は、例えば、選択的に形成された金属含有層から触媒が得られる表面反応において、前駆体ガスの触媒分解を行うことによって堆積させることができる。
Inventors:
Clark, Robert
Application Number:
JP2023545746A
Publication Date:
February 06, 2024
Filing Date:
January 21, 2022
Export Citation:
Assignee:
東京エレクトロン株式会社
International Classes:
H01L21/316; C23C16/04; C23C16/06; C23C16/42; C23C16/455; H01L21/3205
Attorney, Agent or Firm:
Tadashige Ito
Tadahiko Ito
Tadahiko Ito
Previous Patent: Tires incorporating rubber compositions containing special hydrocarbon resins
Next Patent: plasma etching technique
Next Patent: plasma etching technique