Title:
半導体デバイス及びその製造方法
Document Type and Number:
Japanese Patent JP2022542293
Kind Code:
A
Abstract:
本発明の実施例では、半導体デバイス及びその製造方法が提供される。半導体デバイスは、基板と、多層半導体層と、誘電体層と、ソースと、ドレインとを含む。多層半導体層及び誘電体層内にゲートチャネルが形成され、ゲートチャネル内にゲートが形成され、ゲートチャネルは、多層半導体層内に形成されるゲートチャネル第1部分と、誘電体層を貫通するゲートチャネル第2部分とを含み、ゲートチャネル第2部分は、誘電体層の基板に近い側の表面に位置する第2開口と、誘電体層の基板から遠い側の表面に位置する第3開口とを含み、第3開口の基板における垂直投影は、第2開口の基板における垂直投影をカバーし、かつ第3開口の開口面積は、第2開口の開口面積よりも大きい。本発明の実施例に係る半導体デバイスによれば、高周波特性の実現に有利であり、ゲート抵抗が低下し、半導体デバイスの短チャネル効果が抑制され、半導体デバイスの信頼性が向上する。
Inventors:
Zhao Shufeng
Application Number:
JP2022505583A
Publication Date:
September 30, 2022
Filing Date:
August 07, 2020
Export Citation:
Assignee:
DYNAX SEMICONDUCTOR,INC.
International Classes:
H01L21/338
Domestic Patent References:
JPH08264761A | 1996-10-11 | |||
JP2013503483A | 2013-01-31 | |||
JP2002110702A | 2002-04-12 | |||
JP2002158355A | 2002-05-31 |
Foreign References:
CN109786453A | 2019-05-21 | |||
CN107546265A | 2018-01-05 |
Attorney, Agent or Firm:
try international patent corporation