Title:
半導体装置およびその製造方法
Document Type and Number:
Japanese Patent JP2024044679
Kind Code:
A
Abstract:
【課題】ブレークオーバー耐量を悪化させずにチャージロバスト性を良好にすることが可能な半導体装置を提供する。【解決手段】一実施形態に係る半導体装置は、半導体基板と、半導体基板の表面側に設けられたセル領域と、半導体基板の表面側でセル領域の外側に設けられた終端領域と、を備える。終端領域は、セル領域を囲み、第１導電型不純物を含んだ複数の第１拡散層と、複数の第１拡散層の各々の外側に設けられ、第１導電型不純物の濃度が第１拡散層よりも低い複数の第２拡散層と、半導体基板の表面上で第１拡散層および第２拡散層に対向し、第１拡散層と電気的に接続され、外端部を有する導電層と、を有する。外端部の下側には、複数の第２拡散層のいずれかが存在する。【選択図】図１
More Like This:
Inventors:
Motai Takako
Yoko Iwao
Kaori Fuse
Keiko Kawamura
Kentaro Ichinoseki
Yoko Iwao
Kaori Fuse
Keiko Kawamura
Kentaro Ichinoseki
Application Number:
JP2022150357A
Publication Date:
April 02, 2024
Filing Date:
September 21, 2022
Export Citation:
Assignee:
Toshiba Corporation
Toshiba Electronic Devices & Storage Corporation
Toshiba Electronic Devices & Storage Corporation
International Classes:
H01L29/06; H01L21/336; H01L29/739; H01L29/78
Attorney, Agent or Firm:
Manabu Miyajima
Takeshi Sekine
Akira Akaoka
Daigo Sannami
Takeshi Sekine
Akira Akaoka
Daigo Sannami