Title:
半導体装置
Document Type and Number:
Japanese Patent JP5688189
Kind Code:
B1
Abstract:
縦型トランジスタであるSurrounding Gate Transistor（ＳＧＴ）を用いて、メモリ選択用のデコーダ回路を構成する半導体装置を小さい面積で提供する。ｍ行ｎ列に配置された複数のＭＯＳトランジスタを用いて構成されたデコーダ回路において、前記デコーダ回路を構成するＭＯＳトランジスタは、基板上に形成された平面状シリコン層上に形成され、ドレイン、ゲート、ソースが垂直方向に配置され、ゲートがシリコン柱を取り囲む構造を有し、前記平面状シリコン層は第１の導電型を持つ第１の活性化領域と第２の導電型を持つ第２の活性化領域からなり、それらが平面状シリコン層表面に形成されたシリコン層を通して互いに接続されることにより小さい面積のデコーダ回路を構成する半導体装置を提供する。
More Like This:
| JPH09162307 | MANUFACTURE OF SEMICONDUCTOR DEVICE |
| JP2019194931 | SEMICONDUCTOR MEMORY DEVICE |
| JP2876665 | [Title of Invention] Semiconductor Memory |
Inventors:
舛岡 富士雄
浅野 正通
浅野 正通
Application Number:
JP2014536029A
Publication Date:
March 25, 2015
Filing Date:
October 23, 2013
Export Citation:
Assignee:
ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ．
International Classes:
H01L21/8244; H01L21/768; H01L21/822; H01L21/8238; H01L23/522; H01L27/04; H01L27/08; H01L27/092; H01L27/10; H01L27/11; H01L29/417; H01L29/423; H01L29/49; H01L29/786
Domestic Patent References:
| JP2009088134A | 2009-04-23 | |||
| JP2009081389A | 2009-04-16 | |||
| JP2009088134A | 2009-04-23 | |||
| JP2009081389A | 2009-04-16 |
Foreign References:
| WO2009096468A1 | 2009-08-06 | |||
| WO2009096468A1 | 2009-08-06 |
Attorney, Agent or Firm:
辻居 Koichi
Sadao Kumakura
Fumiaki Otsuka
Takayoshi Nishijima
Hiroyuki Suda
Hiroshi Uesugi
Sadao Kumakura
Fumiaki Otsuka
Takayoshi Nishijima
Hiroyuki Suda
Hiroshi Uesugi