Title:
半導体基板および半導体基板の製造方法
Document Type and Number:
Japanese Patent JP7359399
Kind Code:
B1
Abstract:
【課題】 接合界面における界面抵抗の発生を防止することのできる半導体基板および半導体基板の製造方法を提供する。【解決手段】 半導体基板の製造方法であって、第１半導体基板の第１接合対象面または第２半導体基板の第２接合対象面にダメージ層を形成するダメージ層形成工程と、第１接合対象面または第２接合対象面に対して特定元素を導入する特定元素導入工程と、第１接合対象面と第２接合対象面とを接合し、接合界面を有する接合半導体基板を形成する接合工程と、接合半導体基板を熱処理する熱処理工程と、を備え、熱処理工程は、第１半導体基板または第２半導体基板に導入された特定元素を、ダメージ層に移動させる工程である、半導体基板の製造方法。【選択図】図１
More Like This:
Inventors:
Eiji Uchida
Application Number:
JP2022135772A
Publication Date:
October 11, 2023
Filing Date:
August 29, 2022
Export Citation:
Assignee:
Psychox Co., Ltd.
International Classes:
H01L21/02
Domestic Patent References:
| JP2018014372A | 2018-01-25 |
Foreign References:
| WO2016006663A1 | 2016-01-14 |
Attorney, Agent or Firm:
Fumio Takino
Toshiaki Tsuda
Yasuhiro Fukuda
Atsushi Watanabe
Toshiaki Tsuda
Yasuhiro Fukuda
Atsushi Watanabe