Title:
ＣＶＤ膜の欠陥を分析するためのシステム及び方法
Document Type and Number:
Japanese Patent JP2023546871
Kind Code:
A
Abstract:
本技術の実施形態は、基板処理チャンバにおいて基板上に半導体材料の膜を堆積させることを含む半導体処理方法を含みうる。堆積された膜は、走査型電子顕微鏡によって、基板の約２個以上の非連続領域において欠陥のサンプリングが行われうる。検出され、特徴付けられる欠陥には、約１０ｎｍ以下のサイズのものが含まれうる。方法は、基板の約２個以上の非連続領域における欠陥のサンプリングに基づいて、堆積された膜における欠陥の総数を計算することをさらに含みうる。少なくとも１つの堆積パラメータは、計算の結果として調整されうる。少なくとも１つの堆積パラメータの調整は、半導体材料の膜の堆積における欠陥の総数を削減することができる。【選択図】図３
Inventors:
Pandit, Mander Bee.
Tsai, Man-Ping
Li, Wenhui
Chiang, Michael
ja placket
Ren, Jinmin
Tsai, Man-Ping
Li, Wenhui
Chiang, Michael
ja placket
Ren, Jinmin
Application Number:
JP2023522931A
Publication Date:
November 08, 2023
Filing Date:
October 11, 2021
Export Citation:
Assignee:
APPLIED MATERIALS,INCORPORATED
International Classes:
H01L21/66; G01N23/2251; H01L21/31; H01L21/316; H01L21/318
Attorney, Agent or Firm:
Sonoda & Kobayashi Patent Attorneys Corporation
Previous Patent: Interface display method and electronic device
Next Patent: See-through measurement system, device, and method for optical devices
Next Patent: See-through measurement system, device, and method for optical devices