Title:
高Ｋ金属ゲート（ＨＫＭＧ）膜スタックの選択的成膜を介した閾値電圧の調整方法
Document Type and Number:
Japanese Patent JP2022539816
Kind Code:
A
Abstract:
ゲートオールアラウンド電界効果トランジスタ装置を有する3次元トランジスタスタックの微細加工の方法が開示される。チャネルは、ソース／ドレイン領域の間で延在する。各チャネルは、選択的に成膜され、材料の層は、チャネルの閾値電圧を調整するように設計される。層は、酸化物、高k材料、仕事関数材料、およびメタライゼーションであってもよい。3次元トランジスタスタックは、単一のパッケージ内に、高閾値電圧装置および低閾値電圧装置のアレイを形成する。
Inventors:
Smith, jeffrey
Tapilly, Kandabara
Leaveman, Lars
Chanem Game, Daniel
Gardner, Mark Eye.
Fulford, H. Jim
Devilliers, Anton Jay.
Tapilly, Kandabara
Leaveman, Lars
Chanem Game, Daniel
Gardner, Mark Eye.
Fulford, H. Jim
Devilliers, Anton Jay.
Application Number:
JP2022500657A
Publication Date:
September 13, 2022
Filing Date:
July 10, 2020
Export Citation:
Assignee:
東京エレクトロン株式会社
International Classes:
H01L21/336; H01L21/8238
Attorney, Agent or Firm:
Tadashige Ito
Tadahiko Ito
Tadahiko Ito
Previous Patent: Tableting of certain polymeric stabilizers
Next Patent: injection molded cannula system
Next Patent: injection molded cannula system