Title:
Through Silicon Via Substrate and Its Manufacturing Method
Document Type and Number:
Japanese Patent JP6344671
Kind Code:
B1
Abstract:
【課題】反りや歪みなどが生じることを抑制することができる貫通電極基板およびその製造方法を提供する。【解決手段】貫通電極基板１０は、基板１２と、基板に設けられた複数の孔と、孔の内部に設けられた孔電極部２２と、基板の第１面側に設けられた第１電極部３１と、基板の第２面側に設けられた第２電極部３６と、を備える。複数の孔は、孔電極部が基板の第１面側において第１電極部に電気的に接続される。孔電極部は、基板の第２面側において第２電極部に電気的に接続されている複数の第１孔２０Ａと、孔電極部が基板の第１面側において第１電極部から電気的に絶縁されるか又は孔電極部が基板の第２面側において第２電極部から電気的に絶縁されている複数の第２孔２０Ｂと、を含む。【選択図】図２Ａ
Inventors:
Maekawa Shinshi
Hiroshi Ma Watari
Hiroshi Ma Watari
Application Number:
JP2017088896A
Publication Date:
June 20, 2018
Filing Date:
April 27, 2017
Export Citation:
Assignee:
Dai Nippon Printing Co.,Ltd.
International Classes:
H05K1/11; H01L23/12; H05K3/40
Domestic Patent References:
| JP2001160601A | 2001-06-12 | |||
| JP2006202819A | 2006-08-03 | |||
| JP2001160601A | 2001-06-12 | |||
| JP2006202819A | 2006-08-03 | |||
| JP2015170784A | 2015-09-28 | |||
| JP2007180076A | 2007-07-12 | |||
| JP2013122962A | 2013-06-20 | |||
| JP2015170784A | 2015-09-28 | |||
| JP2007180076A | 2007-07-12 | |||
| JP2013122962A | 2013-06-20 |
Attorney, Agent or Firm:
Hiroyuki Nagai
Yukitaka Nakamura
Yasukazu Sato
Satoru Asakura
Yukihiro Hotta
Kazuo Okamura
Yukitaka Nakamura
Yasukazu Sato
Satoru Asakura
Yukihiro Hotta
Kazuo Okamura