Title:
半導体記憶装置
Document Type and Number:
Japanese Patent JP2024017785
Kind Code:
A
Abstract:
【課題】配線間の寄生容量を削減可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置は、第１方向に並ぶ複数のメモリ層と、第１方向に延伸する第１配線と、を備える。複数のメモリ層は、それぞれ、メモリ部と、メモリ部及び第１配線に電気的に接続されたトランジスタと、第２方向に延伸し、トランジスタに電気的に接続された第２配線と、を備える。トランジスタは、メモリ部及び第１配線の間に電気的に接続された半導体層と、半導体層と対向し、第２配線に電気的に接続されたゲート電極と、半導体層とゲート電極との間に設けられたゲート絶縁膜と、を備える。半導体層は、ゲート電極の第１方向における一方側及び他方側の面の少なくともいずれかと対向する。第１方向と垂直であり、複数のメモリ層のうちの一つに対応するトランジスタの一部を含む断面において、第１配線は、トランジスタに接する第１の面と、トランジスタに接しない第２の面と、を備える。【選択図】図１２
Inventors:
Takashi Masuda
Mutsumi Okajima
Nobumi Saito
Keiji Ikeda
Mutsumi Okajima
Nobumi Saito
Keiji Ikeda
Application Number:
JP2022120669A
Publication Date:
February 08, 2024
Filing Date:
July 28, 2022
Export Citation:
Assignee:
Kioxia Corporation
International Classes:
H10B12/00
Attorney, Agent or Firm:
Kisaragi International Patent Office