Title:
A system and a method for adaptation noise elimination containing dynamic bias of a coefficient of an adaptation noise elimination system
Document Type and Number:
Japanese Patent JP2016519335
Kind Code:
A
Abstract:
本開示の方法及びシステムによると、処理回路は、リスナーに聞こえる周囲のオーディオ音の存在を低減させるように、リファレンス・マイクロホン信号からアンチノイズ信号を生成する応答を有する適応フィルタと、エラー・マイクロホン信号中の周囲のオーディオ音を最小化するように、適応フィルタの応答を適応させることによって、エラー・マイクロホン信号及びリファレンス・マイクロホン信号に合わせて適応フィルタの応答を成形する係数制御ブロックと、ソース・オーディオ信号の周波数応答の範囲外の周波数範囲において係数制御ブロックの係数をゼロの方にバイアスする係数バイアス制御ブロックと、を実装することができる。
Inventors:
Hendricks, John, Dee.
Li, nin
Alderson, Jeffrey, Dee.
Li, nin
Alderson, Jeffrey, Dee.
Application Number:
JP2016508932A
Publication Date:
June 30, 2016
Filing Date:
February 20, 2014
Export Citation:
Assignee:
Shirasu Logic, Inc.
International Classes:
G10K11/178; H04R3/00
Domestic Patent References:
| JP2007093962A | 2007-04-12 | |||
| JP2012533091A | 2012-12-20 |
Foreign References:
| WO2012166273A2 | 2012-12-06 | |||
| WO2012166388A2 | 2012-12-06 | |||
| WO2012075343A2 | 2012-06-07 | |||
| WO2012166320A2 | 2012-12-06 |
Attorney, Agent or Firm:
Asamura patent office
Previous Patent: A digital printing process and its toner dispersion liquid
Next Patent: A system and a method for hybrid adaptation noise elimination
Next Patent: A system and a method for hybrid adaptation noise elimination