ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER

Title:

ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER

Document Type and Number:

WIPO Patent Application WO/2009/107271

Kind Code:

Abstract:

Provided is a liquid crystal display device of a capacitive coupling type pixel dividing mode comprising a first data signal line (15x), first and second scanning signal lines (16a and 16b), a first transistor (12a) connected with the first data signal line (15x) and the first scanning signal line (16a), a second transistor (12b) connected with the first data signal line (15x) and the second scanning signal line (16b), and first and second pixel electrodes (17a and 17b) formed in one pixel region (101). The first and second pixel electrodes (17a and 17b) are connected through a coupling capacitor (C101). One (12a) of the first and second transistors is connected with the first pixel electrode (17a), whereas the other (12b) is connected with the second pixel electrode (17b). Thus, the liquid crystal display device can enhance its display quality (or its visibility angle characteristics).

Inventors:

TSUBATA TOSHIHIDE

Application Number:

PCT/JP2008/068472

Publication Date:

September 03, 2009

Filing Date:

October 10, 2008

Export Citation:

Click for automatic bibliography generation Help

Assignee:

SHARP KK (JP)
TSUBATA TOSHIHIDE

International Classes:

G02F1/133; G02F1/1368; G09G3/20; G09G3/36

Foreign References:

JPH06265939A	1994-09-22
JP2006139288A	2006-06-01
JP2004054295A	2004-02-19
JP2006506683A	2006-02-23
JP2006039290A	2006-02-09

Other References:

See also references of EP 2249200A4

Attorney, Agent or Firm:

HARAKENZO WORLD PATENT & TRADEMARK (JP)
Patent business corporation Hara [Kenzo] international patent firm (JP)

Download PDF:

View/Download PDF PDF Help

Claims:

1つの画素領域に、容量を介して接続された2つの画素電極が設けられ、
1つの画素領域に対応して2本の走査信号線が設けられ、一方の走査信号線に接続されたトランジスタが上記2つの画素電極の一方に接続され、他方の走査信号線に接続されたトランジスタが2つの画素電極の他方に接続されていることを特徴とするアクティブマトリクス基板。

上記2本の走査信号線は、画素領域の両側に配されているか、あるいは画素領域の両端部に重なるように配されていることを特徴とする請求項1に記載のアクティブマトリクス基板。

上記2つの画素電極の一方に接続されたトランジスタと他方に接続されたトランジスタとが同一のデータ信号線に接続されていることを特徴とする請求項1または2に記載のアクティブマトリクス基板。

上記2つの画素電極の一方と電気的に接続された結合容量電極を備え、該結合容量電極は、絶縁膜を介して上記2つの画素電極の他方と重なっていることを特徴とする請求項1~3のいずれか1項に記載のアクティブマトリクス基板。

上記2つの画素電極の一方と電気的に接続された結合容量電極と、他方と電気的に接続された結合容量電極とを備え、各結合容量電極が、絶縁膜を介して上記2つの画素電極のうち電気的に接続されていない方と重なっていることを特徴とする請求項2に記載のアクティブマトリクス基板。

上記2つの画素電極、並びに一方の画素電極と電気的に接続された結合容量電極および他方の画素電極と電気的に接続された結合容量電極は、これらを上記2本の走査信号線の一方側から視たときの平面形状および平面配置が、これらを上記2本の走査信号線の他方側から視たときの平面形状および平面配置に一致するように設けられていることを特徴とする請求項5記載のアクティブマトリクス基板。

各結合容量電極と保持容量を形成する保持容量配線を備えることを特徴とする請求項4に記載のアクティブマトリクス基板。

上記2つの画素電極の少なくとも一方が、前段の画素領域に対応して設けられた走査信号線と保持容量を形成していることを特徴とする請求項1~3のいずれか1項に記載のアクティブマトリクス基板。

走査信号線の延伸方向を行方向とすれば、上記2本の走査信号線は行方向に並ぶ2つの画素領域に対応し、各画素領域には2つの画素電極が列方向に並べられ、
行方向に隣接する2つの画素電極の一方に接続されるトランジスタが上記2本の走査信号線の一方に接続され、上記2つの画素電極の他方に接続されるトランジスタが上記2本の走査信号線の他方に接続されていることを特徴とする請求項1~8のいずれか1項に記載のアクティブマトリクス基板。

1つの画素領域に形成された2つの画素電極の一方に接続されたトランジスタの導通電極およびこれに電気的接続された導電部分と、該トランジスタに接続された走査信号線との重なり面積が、上記2つの画素電極の他方に接続されたトランジスタの導通電極およびこれに電気的接続された導電部分と、該トランジスタに接続された走査信号線との重なり面積に等しくなっていることを特徴とする請求項1~9のいずれか1項に記載のアクティブマトリクス基板。

1つの画素領域に、容量を介して接続された2つの画素電極が設けられ、
隣接する2つの画素領域の間隙に対応して1本の走査信号線が設けられ、
1つの画素領域の両側に位置する間隙の一方に対応して設けられた走査信号線に接続されたトランジスタが、該画素領域に設けられた2つの画素電極の一方に接続され、他方に対応して設けられた走査信号線に接続されたトランジスタが、上記2つの画素電極の他方に接続されていることを特徴とするアクティブマトリクス基板。

上記2つの画素電極の一方に接続されたトランジスタと他方に接続されたトランジスタとが同一のデータ信号線に接続されていることを特徴とする請求項11に記載のアクティブマトリクス基板。

請求項1記載のアクティブマトリクス基板を備え、
所定のフレームでは上記2本の走査信号線の一方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、
所定のフレーム以外のフレームでは他方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込むことを特徴とする液晶表示装置。

請求項11記載のアクティブマトリクス基板を備え、
各フレームでは順次走査信号線を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、
所定のフレームとそれ以外のフレームとで、走査方向を逆にすることを特徴とする液晶表示装置。

上記2本の走査信号線の一方を走査するフレームのうち、上記画素電極にプラス極性の信号電位を書き込むフレームと、マイナス極性の信号電位を書き込むフレームとが同数であり、上記2本の走査信号線の他方を走査するフレームのうち、上記画素電極にプラス極性の信号電位を書き込むフレームと、マイナス極性の信号電位を書き込むフレームとが同数であることを特徴とする請求項13記載の液晶表示装置。

上記2つの走査信号線の走査する方を、1フレームごとに切り替えるとともに同一画素に対応する信号電位の極性を2フレームごとに反転させるか、あるいは上記2つの走査信号線の走査する方を、連続する2フレームごとに切り替えるとともに同一画素に対応する信号電位の極性を1フレームごとに反転させることを特徴とする請求項15記載の液晶表示装置。

1つの画素に設けられた2つの画素電極の一方をディスチャージした後に、他方へ信号電位を書き込むことを特徴とする請求項13または14記載の液晶表示装置。

1つの画素に設けられた2つの画素電極に共通電極電位を供給した状態で一方の画素電極に接続するトランジスタをOFFし、その後に他方の画素電極に信号電位を書き込むことを特徴とする請求項13または14記載の液晶表示装置。

1つの画素に設けられた2つの画素電極に共通電極電位を供給した状態で一方の画素電極に接続するトランジスタをOFFし、その後に他方の画素電極に信号電位を書き込むことを、同一水平走査期間内に行うことを特徴とする請求項18記載の液晶表示装置。

ノーマリブラックの液晶表示装置であって、1つの画素に設けられた2つの画素電極の一方に信号電位を書き込んでから1/2垂直走査期間~4/5垂直走査期間経過後に、
上記2つの画素電極それぞれに共通電極電位を供給した状態でこれら画素電極に接続するトランジスタをOFFすることを特徴とする請求項18記載の液晶表示装置。

第1データ信号線と、第1~第4走査信号線と、第1データ信号線および第1走査信号線に接続された第1トランジスタと、第1データ信号線および第2走査信号線に接続された第2トランジスタと、第1データ信号線および第3走査信号線に接続された第3トランジスタと、第1データ信号線および第4走査信号線に接続された第4トランジスタとを備え、
第1データ信号線の延伸方向を列方向とすれば、第1画素領域に第1および第2画素電極が設けられ、第1画素領域と列方向に隣接する第2画素領域に、第3および第4画素電極が設けられ、
第1および第2画素電極が容量を介して接続されるとともに、第3および第4画素電極が容量を介して接続され、第1および第2トランジスタの一方が第1の画素電極に接続されるとともに他方が第2画素電極に接続され、第3および第4トランジスタの一方が第3画素電極に接続されるとともに他方が第4画素電極に接続されていることを特徴とするアクティブマトリクス基板。

第5および第6走査信号線と、第1データ信号線および第5走査信号線に接続された第5トランジスタと、第1データ信号線および第6走査信号線に接続された第6トランジスタとを備え、
第1画素領域と列方向に隣接する第3画素領域に、第5および第6画素電極が設けられるとともに、該第5および第6画素電極が容量を介して接続され、
第3画素電極、第4画素電極、第1画素電極、第2画素電極、第5画素電極、および第6画素電極がこの順で列方向に並び、
第1画素電極と第4走査信号線との間に保持容量が形成されるとともに、第2画素電極と第5走査信号線との間に保持容量が形成されることを特徴とする請求項21記載のアクティブマトリクス基板。

第1画素電極と第2走査信号線とが保持容量を形成するとともに、第2画素電極と第1走査信号線とが保持容量を形成していることを特徴とする請求項21記載のアクティブマトリクス基板。

第2データ信号線と、第2データ信号線および第1走査信号線に接続された第7トランジスタと、第2データ信号線および上記第2走査信号線に接続された第8トランジスタとを備え、
第1画素領域と行方向に隣接する第4画素領域に、第7および第8画素電極が設けられるとともに、上記第7および第8画素電極が容量を介して接続され、
第1および第2画素電極が列方向に隣接するとともに、第7および第8画素電極が列方向に隣接し、第1および第7画素電極が行方向に隣接するとともに、第2および第8画素電極が行方向に隣接し、
第1トランジスタが第1画素電極に接続されるとともに第2トランジスタが第2画素電極に接続され、第7トランジスタが第8画素電極に接続されるとともに第8トランジスタが第7画素電極に接続されていることを特徴とする請求項21記載のアクティブマトリクス基板。

第2データ信号線と、第2データ信号線および第1走査信号線に接続された第7トランジスタと、第2データ信号線および上記第2走査信号線に接続された第8トランジスタとを備え、
第1画素領域と行方向に隣接する第4画素領域に、第7および第8画素電極が設けられるとともに、該第7および第8画素電極が容量を介して接続され、
第1および第2画素電極が列方向に隣接するとともに、第7および第8画素電極が列方向に隣接し、第1および第7画素電極が行方向に隣接するとともに、第2および第8画素電極が行方向に隣接し、
第1トランジスタが第1画素電極に接続されるとともに第2トランジスタが第2画素電極に接続され、第7トランジスタが第7画素電極に接続されるとともに第8トランジスタが第8画素電極に接続されていることを特徴とする請求項21記載のアクティブマトリクス基板。

第1および第2データ信号線と、第1および第2走査信号線と、第1データ信号線および第1走査信号線に接続された2つのトランジスタと、第1データ信号線および第2走査信号線に接続された2つのトランジスタと、第2データ信号線および第1走査信号線に接続された2つのトランジスタと、第2データ信号線および第2走査信号線に接続された2つのトランジスタとを備え、
第1データ信号線の延伸方向を列方向とすれば、第1画素領域に第1および第2画素電極が設けられ、第1画素領域と列方向に隣接する第2画素領域に、第3および第4画素電極が設けられ、第1画素領域と列方向に隣接する第3画素領域に、第5および第6画素電極が設けられ、第1画素領域と行方向に隣接する第4画素領域に、第7および第8画素電極が設けられ、第1および第7画素電極が行方向に隣接するとともに、第2および第8画素電極が行方向に隣接し、
第1データ信号線および第1走査信号線に接続された2つのトランジスタの一方が第1画素電極に接続されるとともに、他方が第4画素電極に接続され、第1データ信号線および第2走査信号線に接続された2つのトランジスタの一方が第2画素電極に接続されるとともに、他方が第5画素電極に接続され、
第2データ信号線および第1走査信号線に接続された2つのトランジスタの一方が第8画素電極に接続され、第2データ信号線および第2走査信号線に接続された2つのトランジスタの一方が第7画素電極に接続されることを特徴とするアクティブマトリクス基板。

保持容量配線を備え、該保持容量配線が第1および第2画素電極それぞれと保持容量を形成していることを特徴とする請求項1または請求項24~26のいずれか1項に記載のアクティブマトリクス基板。

平面的に視れば、第1および第2走査信号線の間に、第1画素電極の全部またはエッジ部を除く部分と、第2画素電極の全部またはエッジ部を除く部分とが設けられていることを特徴とする請求項21~27のいずれか1項に記載のアクティブマトリクス基板。

第1トランジスタの導通電極およびこれに電気的接続された導電部分と第1走査信号線との重なり面積が、第2トランジスタの導通電極およびこれに電気的接続された導電部分と第2走査信号線との重なり面積に等しいことを特徴とする請求項21~28のいずれか1項に記載のアクティブマトリクス基板。

第1および第2トランジスタの導通電極と同層に形成された保持容量電極を備え、該保持容量電極が第1および第2画素電極の一方と電気的に接続されるとともに、ゲート絶縁層を介して保持容量配線と重なっていることを特徴とする請求項27に記載のアクティブマトリクス基板。

第1および第2トランジスタの導通電極と同層に形成された結合容量電極を備え、該結合容量電極が第1および第2画素電極の一方と電気的に接続されるとともに、層間絶縁層を介して他方と重なっていることを特徴とする請求項21~30のいずれか1項に記載のアクティブマトリクス基板。

第1および第2トランジスタの導通電極と同層に形成された結合容量電極を備え、該結合容量電極は、第1および第2画素電極の一方と電気的に接続されるとともに層間絶縁層を介して他方と重なり、かつ、ゲート絶縁膜を介して上記保持容量配線と重なっていることを特徴とする請求項27に記載のアクティブマトリクス基板。

第1および第2トランジスタの導通電極と同層に形成された保持容量電極を備え、該保持容量電極は、第1および第2画素電極の一方と電気的に接続されるとともにゲート絶縁層を介して上記各走査信号線のいずれか1本と重なっていることを特徴とする請求項22または23に記載のアクティブマトリクス基板。

層間絶縁層を介して第2画素電極と重なる第1結合容量電極と、層間絶縁層を介して第1画素電極と重なる第2結合容量電極とを備え、
第1トランジスタの導通電極から引き出された第1引き出し配線と第1結合容量電極とが同層で接続されるとともに、第1引き出し配線と第1画素電極とがコンタクトホールを介して接続され、
第2トランジスタの導通電極から引き出された第2引き出し配線と第2結合容量電極とが同層で接続されるとともに、第2引き出し配線と第2画素電極とがコンタクトホールを介して接続されていることを特徴とする請求項21~30のいずれか1項に記載のアクティブマトリクス基板。

層間絶縁層を介して第2画素電極と重なる第1結合容量電極と、層間絶縁層を介して第1画素電極と重なる第2結合容量電極とを備え、
第1トランジスタの導通電極と第1画素電極とがコンタクトホールを介して接続されるとともに、第1画素電極と第1結合容量電極とがコンタクトホールを介して接続され、
第2トランジスタの導通電極と第2画素電極とがコンタクトホールを介して接続されるとともに、第2画素電極と第2結合容量電極とがコンタクトホールを介して接続されていることを特徴とする請求項21~30のいずれか1項に記載のアクティブマトリクス基板。

平面的に視れば、第1および第2走査信号線の間に、第1画素電極の全部またはエッジ部を除く部分と、第2画素電極の全部またはエッジ部を除く部分とが設けられ、
第1および第2画素電極、第1および第2結合容量電極、並びに第1および第2引き出し配線は、これらを第1走査信号線側および第2走査信号線側それぞれから視たときの平面形状および平面配置が一致するように設けられていることを特徴とする請求項34に記載のアクティブマトリクス基板。

平面的に視れば、第1および第2走査信号線の間に、第1画素電極の全部またはエッジ部を除く部分と、第2画素電極の全部またはエッジ部を除く部分とが設けられ、
第1および第2画素電極並びに第1および第2結合容量電極は、これらを第1走査信号線側および第2走査信号線側それぞれから視たときの平面形状および平面配置が一致するように設けられていることを特徴とする請求項35に記載のアクティブマトリクス基板。

第1および第2画素電極が列方向に隣接しており、第1画素電極が有するエッジのうち第2画素電極と隣接するエッジが第2結合容量電極と重なり、第2画素電極が有するエッジのうち第1画素電極と隣接するエッジが第1結合容量電極と重なっていることを特徴とする請求項34または35記載のアクティブマトリクス基板。

上記層間絶縁膜は、結合容量電極と重なる部分の少なくとも一部が薄くなっていることを特徴とする請求項31または32に記載のアクティブマトリクス基板。

上記ゲート絶縁膜は、保持容量電極と重なる部分の少なくとも一部が薄くなっていることを特徴とする請求項30または33に記載のアクティブマトリクス基板。

上記層間絶縁膜は無機絶縁膜と有機絶縁膜とからなるが、結合容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去されていることを特徴とする請求項39に記載のアクティブマトリクス基板。

上記ゲート絶縁膜は無機絶縁膜と有機絶縁膜とからなるが、保持容量電極と重なる部分の少なくとも一部については、有機絶縁膜が除去されていることを特徴とする請求項40に記載のアクティブマトリクス基板。

上記有機絶縁膜には、アクリル樹脂、エポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、ノボラック樹脂、およびシロキサン樹脂の少なくとも1つが含まれていることを特徴とする請求項41または42に記載のアクティブマトリクス基板。

請求項21~25のいずれか1項に記載のアクティブマトリクス基板を備え、
あるフレームでは第1走査信号線が選択され、別のフレームでは第2走査信号線が選択されることを特徴とする液晶表示装置。

請求項21~25のいずれか1項に記載のアクティブマトリクス基板を備え、
連続するn(nは複数)フレームの各フレームでは第1および第2走査信号線の一方が選択されるとともに、次に連続するnフレームの各フレームでは他方が選択されることを特徴とする液晶表示装置。

請求項21、23~25のいずれか1項に記載のアクティブマトリクス基板を備え、
連続する2つのフレームの一方で第1走査信号線が選択され、他方で第2走査信号線が選択されることを特徴とする液晶表示装置。

nは偶数であり、上記第1および第2画素電極に供給される信号電位の極性は、1フレーム単位で反転することを特徴とする請求項45記載の液晶表示装置。

上記第1および第2画素電極に供給される信号電位の極性は、連続する2フレーム単位で反転することを特徴とする請求項46記載の液晶表示装置。

請求項22に記載のアクティブマトリクス基板を備え、
連続する複数のフレームからなる第1期の各フレームでは第1および第2走査信号線の一方が選択されるとともに、第1期に続く、連続する複数フレームからなる第2期の各フレームでは他方が選択され、第1期と第2期では走査方向が逆になることを特徴とする液晶表示装置。

第1データ信号線と、第1および第2走査信号線と、第1データ信号線および第1走査信号線に接続された2つのトランジスタと、第1データ信号線および第2走査信号線に接続された2つのトランジスタと、第2データ信号線および第1走査信号線に接続された2つのトランジスタとを備え、
第1データ信号線の延伸方向を列方向とすれば、第1画素領域に第1および第2画素電極が設けられ、第1画素領域と列方向に隣接する第2画素領域に、第3および第4画素電極が設けられ、第1画素領域と列方向に隣接する第3画素領域に、第5および第6画素電極が設けられ、
第1データ信号線および第1走査信号線に接続された2つのトランジスタの一方が第1画素電極に接続されるとともに、他方が第4画素電極に接続され、第1データ信号線および第2走査信号線に接続された2つのトランジスタの一方が第2画素電極に接続されるとともに、他方が第5画素電極に接続され、
連続する複数のフレームからなる第1期の各フレームでは、第1走査信号線、第2走査信号線の順で選択され、第1期に続く、連続する複数フレームからなる第2期の各フレームでは、第2走査信号線、第1走査信号線の順で選択されることを特徴とする液晶表示装置。

第1データ信号線に供給される信号電位の極性が一水平走査期間ごとに反転することを特徴とする請求項44~50のいずれか1項に記載の液晶表示装置。

同一水平走査期間においては、第1データ信号線およびこれに隣接するデータ信号線それぞれに、逆極性の信号電位が供給されることを特徴とする請求項44~51のいずれか1項に記載の液晶表示装置。

各走査信号線を駆動する走査信号線駆動回路を備え、上記第1および第2走査信号線それぞれに供給される選択信号は、上記走査信号線駆動回路が有する1つのシフトレジスタの同一段からの出力を用いて生成されていることを特徴とする請求項44~52のいずれか1項に記載の液晶表示装置。

請求項1~12および請求項21~43のいずれか1項に記載のアクティブマトリクス基板を備えた液晶パネル。

請求項54記載の液晶パネルとドライバとを備えることを特徴とする液晶表示ユニット。

請求項55記載の液晶表示ユニットと光源装置とを備えることを特徴とする液晶表示装置。

請求項13~20、請求項44~53、および請求項56のいずれか1項に記載の液晶表示装置と、テレビジョン放送を受信するチューナー部とを備えることを特徴とするテレビジョン受像機。

Description:

アクティブマトリクス基板、液� ��パネル、液晶表示装置、液晶表示ユニット� ��テレビジョン受像機

本発明は、1画素領域に複数の画素電極を設けるアクティブマトリクス基板およびこれを用いた液晶表示装置(画素分割方式)に関す� ��。

液晶表示装置のγ特性の視野角依存性を� �上させる(例えば、画面の白浮き等を抑制す� ��)ため、1画素に設けた複数の副画素を異な� �輝度に制御し、これら副画素の面積階調に� �って中間調を表示する液晶表示装置(画素分� ��方式、例えば特許文献1参照)が提案されて� �る。

特許文献1記載のアクティブマトリクス基板では、図59に示すように、隣り合う2本のゲートバスライン112の間に画素領域が設けられ、画素領域の上端(ゲートバスラインに隣接す� �部分)に画素電極121aが配され、中段に画素電極121bが配され、画素領域の下端(隣のゲート� ��スラインに隣接する部分)に画素電極121cが� �され、画素電極121aおよび画素電極121cが、トランジスタ116のソース電極116sから引き出さ� �たソース引き出し配線129に接続され、ソー� �引き出し配線129に接続する制御電極118が絶� �層を介して画素電極112bと重なっており、中� ��の画素電極121bは、画素電極121a・121cそれぞ� ��に対して容量結合されている(容量結合型画素分割方式)。このアクティブマトリクス基� �を用いた液晶表示装置では、画素電極121a・1 21cに対応する副画素それぞれを明副画素、画素電極121bに対応する副画素を暗副画素とす� �ことができ、これら明副画素(2個)・暗副画� �(1個)の面積階調によって中間調を表示する� �とができる。

日本国公開特許公報「特開2006-39290号公� �(公開日:2006年2月9日)」

しかしながら、図59のようなアクティブ� �トリクス基板を例えばMVA方式の液晶表示装� �に適用した場合、1つの副画素に1(明または� �)×4=4ドメインが形成されると考えられ、視� �角特性の点で改善の余地があった。

本発明は、容量結合型画素分割方式の液� ��表示装置において、その視野角特性を高め� ��ことを目的とする。

本液晶表示装置は、1つの画素領域に、容量を介して接続された2つの画素電極が設け� �れ、1つの画素領域に対応して2本の走査信号線が設けられ、一方の走査信号線に接続されたトランジスタが2つの画素電極の一方に接� �され、他方の走査信号線に接続されたトラ� �ジスタが2つの画素電極の他方に接続されて� ��ることを特徴とする。

本アクティブマトリクス基板を備えた液� ��表示装置では、所定のフレームでは上記2本の走査信号線の一方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、所定のフレーム以外のフレームでは他方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込むことができる。これにより、同一の副画素を、あるフレームでは明副画素(� �間調表示時)とし、別のフレームでは暗副画� ��(中間調表示時)とすることができ、液晶表� �装置の視野角特性を高めることができる。

本アクティブマトリクス基板では、上記2 本の走査信号線は、画素領域の両側に配されているか、あるいは画素領域の両端部に重なるように配されている構成とすることもできる。

本アクティブマトリクス基板では、上記2 つの画素電極の一方に接続されたトランジスタと他方に接続されたトランジスタとが同一のデータ信号線に接続されている構成とすることもできる。

本アクティブマトリクス基板では、上記2 つの画素電極の一方と電気的に接続された結合容量電極を備え、該結合容量電極は、絶縁膜を介して上記2つの画素電極の他方と重な� �ている構成とすることもできる。

本アクティブマトリクス基板では、上記2 つの画素電極の一方と電気的に接続された結合容量電極と、他方と電気的に接続された結合容量電極とを備え、各結合容量電極が、絶縁膜を介して上記2つの画素電極のうち電気� �に接続されていない方と重なっている構成� �することもできる。

本アクティブマトリクス基板では、上記2 つの画素電極、並びに一方の画素電極と電気的に接続された結合容量電極および他方の画素電極と電気的に接続された結合容量電極は、これらを上記2本の走査信号線の一方側か� �視たときの平面形状および平面配置が、こ� �らを上記2本の走査信号線の他方側から視た� ��きの平面形状および平面配置に一致するよ� ��に設けられている構成とすることもできる� ��

本アクティブマトリクス基板では、各結� ��容量電極と保持容量を形成する保持容量配� ��を備える構成とすることもできる。

アクティブマトリクス基板では、上記2つの画素電極の少なくとも一方が、前段の画素領域に対応して設けられた走査信号線と保持容量を形成している構成とすることもできる。

本アクティブマトリクス基板では、走査� ��号線の延伸方向を行方向とすれば、上記2本の走査信号線は行方向に並ぶ2つの画素領域� �対応し、各画素領域には2つの画素電極が列� ��向に並べられ、行方向に隣接する2つの画素電極の一方に接続されるトランジスタが上記 2本の走査信号線の一方に接続され、上記2つ� ��画素電極の他方に接続されるトランジスタ� ��上記2本の走査信号線の他方に接続されている構成とすることもできる。

本アクティブマトリクス基板では、1つの画素領域に形成された2つの画素電極の一方� �接続されたトランジスタの導通電極および� �れに電気的接続された導電部分と、該トラ� �ジスタに接続された走査信号線との重なり� �積が、上記2つの画素電極の他方に接続され� ��トランジスタの導通電極およびこれに電気� ��接続された導電部分と、該トランジスタに� ��続された走査信号線との重なり面積に等し� ��なっている構成とすることもできる。

本アクティブマトリクス基板は、1つの画素領域に、容量を介して接続された2つの画� �電極が設けられ、隣接する2つの画素領域の� ��隙に対応して1本の走査信号線が設けられ、 1つの画素領域の両側に位置する間隙の一方� �対応して設けられた走査信号線に接続され� �トランジスタが、該画素領域に設けられた2� ��の画素電極の一方に接続され、他方に対応� ��て設けられた走査信号線に接続されたトラ� ��ジスタが、上記2つの画素電極の他方に接続されていることを特徴とする。

本液晶表示装置は、上記アクティブマト� ��クス基板を備え、所定のフレームでは上記2 本の走査信号線の一方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、所定のフレーム以外のフレームでは他方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込むことを特徴とする。

本液晶表示装置は、上記アクティブマト� ��クス基板を備え、各フレームでは順次走査� ��号線を走査することでトランジスタを介し� ��これに接続する画素電極に信号電位を書き� ��み、所定のフレームとそれ以外のフレーム� ��で、走査方向を逆にすることを特徴とする� ��

本液晶表示装置では、上記2本の走査信号線の一方を走査するフレームのうち、上記画素電極にプラス極性の信号電位を書き込むフレームと、マイナス極性の信号電位を書き込むフレームとが同数であり、上記2本の走査� �号線の他方を走査するフレームのうち、上� �画素電極にプラス極性の信号電位を書き込� �フレームと、マイナス極性の信号電位を書� �込むフレームとが同数であるようにするこ� �もできる。

本液晶表示装置では、上記2つの走査信号線の走査する方を、1フレームごとに切り替� �るとともに同一画素に対応する信号電位の� �性を2フレームごとに反転させるか、あるい� ��上記2つの走査信号線の走査する方を、連続する2フレームごとに切り替えるとともに同� �画素に対応する信号電位の極性を1フレーム� ��とに反転させることもできる。

本液晶表示装置では、1つの画素に設けられた2つの画素電極の一方をディスチャージ� �た後に、他方へ信号電位を書き込むことも� �きる。

本液晶表示装置では、1つの画素に設けられた2つの画素電極に共通電極電位を供給し� �状態で一方の画素電極に接続するトランジ� �タをOFFし、その後に他方の画素電極に信号� �位を書き込むこともできる。

本液晶表示装置では、1つの画素に設けられた2つの画素電極に共通電極電位を供給し� �状態で一方の画素電極に接続するトランジ� �タをOFFし、その後に他方の画素電極に信号� �位を書き込むことを、同一水平走査期間内� �行うこともできる。

本液晶表示装置では、1つの画素に設けられた2つの画素電極の一方に信号電位を書き� �んでから1/2垂直走査期間~4/5垂直走査期間経� ��後に、上記2つの画素電極それぞれに共通電極電位を供給した状態でこれら画素電極に接続するトランジスタをOFFすることもできる。

本アクティブマトリクス基板は、第1データ信号線と、第1~第4走査信号線と、第1デー� �信号線および第1走査信号線に接続された第1 トランジスタと、第1データ信号線および第2� ��査信号線に接続された第2トランジスタと、第1データ信号線および第3走査信号線に接続� ��れた第3トランジスタと、第1データ信号線� �よび第4走査信号線に接続された第4トランジスタとを備え、第1データ信号線の延伸方向� �列方向とすれば、第1画素領域に第1および第 2画素電極が設けられ、第1画素領域と列方向� ��隣接する第2画素領域に、第3および第4画素� ��極が設けられ、第1および第2画素電極が容� �を介して接続されるとともに、第3および第4 画素電極が容量を介して接続され、第1およ� �第2トランジスタの一方が第1の画素電極に接続されるとともに他方が第2画素電極に接続� �れ、第3および第4トランジスタの一方が第3� �素電極に接続されるとともに他方が第4画素� ��極に接続されていることを特徴とする。

本アクティブマトリクス基板を用いた液� ��表示装置では、あるフレームで第1走査信号線を選択し、別のフレームで第2走査信号線� �選択すれば、1つの副画素に含まれる1つの画素電極が、あるフレームでは(トランジスタ� �介して)データ信号線に接続され、別のフレ� ��ムでは(トランジスタおよび他の画素電極を介して)データ信号線に容量結合されること� �なり、データ信号線に接続されるフレーム� �は該画素電極に引き込み電圧を考慮した信� �電位を供給することができるため、該副画� �の液晶層にDC電圧がかかり難く(該副画素を� �き付き難く)することができる。また、1つの副画素が、あるフレームでは明副画素、別のフレームでは暗副画素となるため、同一副画素が常に明副画素であったり常に暗副画素であったりする構成と比較して各副画素で輝度の時間的積分値を均一化でき、表示品位を向上させることができる。

本アクティブマトリクス基板では、第5および第6走査信号線と、第1データ信号線およ� ��第5走査信号線に接続された第5トランジス� �と、第1データ信号線および第6走査信号線に接続された第6トランジスタとを備え、第1画� ��領域と列方向に隣接する第3画素領域に、第 5および第6画素電極が設けられるとともに、� ��第5および第6画素電極が容量を介して接続� �れ、第3画素電極、第4画素電極、第1画素電� �、第2画素電極、第5画素電極、および第6画� �電極がこの順で列方向に並び、第1画素電極� ��第4走査信号線との間に保持容量が形成されるとともに、第2画素電極と第5走査信号線と� ��間に保持容量が形成される構成とすること� ��できる。

本アクティブマトリクス基板では、第1画素電極と第2走査信号線とが保持容量を形成� �るとともに、第2画素電極と第1走査信号線とが保持容量を形成している構成とすることもできる。

本アクティブマトリクス基板では、第2データ信号線と、第2データ信号線および第1走� ��信号線に接続された第7トランジスタと、第 2データ信号線および上記第2走査信号線に接� ��された第8トランジスタとを備え、第1画素� �域と行方向に隣接する第4画素領域に、第7および第8画素電極が設けられるとともに、上� �第7および第8画素電極が容量を介して接続され、第1および第2画素電極が列方向に隣接す� ��とともに、第7および第8画素電極が列方向� �隣接し、第1および第7画素電極が行方向に隣接するとともに、第2および第8画素電極が行� ��向に隣接し、第1トランジスタが第1画素電� �に接続されるとともに第2トランジスタが第2 画素電極に接続され、第7トランジスタが第8� ��素電極に接続されるとともに第8トランジスタが第7画素電極に接続されている構成とす� �こともできる。

本アクティブマトリクス基板では、第2データ信号線と、第2データ信号線および第1走� ��信号線に接続された第7トランジスタと、第 2データ信号線および上記第2走査信号線に接� ��された第8トランジスタとを備え、第1画素� �域と行方向に隣接する第4画素領域に、第7および第8画素電極が設けられるとともに、該� �7および第8画素電極が容量を介して接続され、第1および第2画素電極が列方向に隣接する� ��ともに、第7および第8画素電極が列方向に� �接し、第1および第7画素電極が行方向に隣接するとともに、第2および第8画素電極が行方� ��に隣接し、第1トランジスタが第1画素電極� �接続されるとともに第2トランジスタが第2画素電極に接続され、第7トランジスタが第7画� ��電極に接続されるとともに第8トランジスタが第8画素電極に接続されている構成とする� �ともできる。

本アクティブマトリクス基板は、第1および第2データ信号線と、第1および第2走査信号線と、第1データ信号線および第1走査信号線� ��接続された2つのトランジスタと、第1デー� �信号線および第2走査信号線に接続された2つのトランジスタと、第2データ信号線および� �1走査信号線に接続された2つのトランジスタと、第2データ信号線および第2走査信号線に� ��続された2つのトランジスタとを備え、第1� �ータ信号線の延伸方向を列方向とすれば、� �1画素領域に第1および第2画素電極が設けら� �、第1画素領域と列方向に隣接する第2画素領域に、第3および第4画素電極が設けられ、第1 画素領域と列方向に隣接する第3画素領域に� �第5および第6画素電極が設けられ、第1画素� �域と行方向に隣接する第4画素領域に、第7および第8画素電極が設けられ、第1および第7画素電極が行方向に隣接するとともに、第2お� �び第8画素電極が行方向に隣接し、第1データ信号線および第1走査信号線に接続された2つ� ��トランジスタの一方が第1画素電極に接続されるとともに、他方が第4画素電極に接続さ� �、第1データ信号線および第2走査信号線に接続された2つのトランジスタの一方が第2画素� ��極に接続されるとともに、他方が第5画素電極に接続され、第2データ信号線および第1走� ��信号線に接続された2つのトランジスタの一方が第8画素電極に接続され、第2データ信号� ��および第2走査信号線に接続された2つのト� �ンジスタの一方が第7画素電極に接続される� ��とを特徴とする。

本アクティブマトリクス基板を用いた液晶� ��示装置では、連続する複数のフレームから� ��る第1期の各フレームでは第1走査信号線、� �2走査信号線の順で選択し、第1期に続く、連続する複数フレームからなる第2期の各フレ� �ムでは第2走査信号線、第1走査信号線の順で選択すると、1つの副画素に含まれる1つの画� ��電極が、あるフレームでは(トランジスタを介して)データ信号線に接続され、別のフレ� �ムでは(トランジスタおよび他の画素電極を� ��して)データ信号線に容量結合されることになり、データ信号線に接続されるフレームでは該画素電極に引き込み電圧を考慮した信号電位を供給することができるため、該副画素の液晶層にDC電圧がかかり難く(該副画素を焼き付き難く)することができる。また、1つの� ��画素が、あるフレームでは明副画素、別の� ��レームでは暗副画素となるため、同一副画� ��が常に明副画素であったり常に暗副画素で� ��ったりする構成と比較して各副画素で輝度� ��時間的積分値を均一化でき、表示品位を向� ��させることができる。
また、行方向に隣接する2つの画素に含まれ� �4つの画素電極につき、斜め向かいに配され� ��2つの画素電極同士(第1画素電極と第8画素電極あるいは第2画素電極と第7画素電極)が同一の走査信号線に接続されるため、行方向に隣接する2つの副画素の一方が明副画素となる� �レームでは他方が暗副画素となる。これに� �り、明副画素同士が行方向に隣接したり、� �副画素同士が行方向に隣接したりする構成� �比較して表示ムラ(例えば、横縞状のムラ)やざらつき感(ジャギー感)を抑制することがで� ��る。

本アクティブマトリクス基板では、保持� ��量配線を備え、該保持容量配線が第1および第2画素電極それぞれと保持容量を形成して� �る構成とすることもできる。

本アクティブマトリクス基板では、平面� ��に視れば、第1および第2走査信号線の間に� �第1画素電極の全部またはエッジ部を除く部� ��と、第2画素電極の全部またはエッジ部を除く部分とが設けられている構成とすることもできる。

本アクティブマトリクス基板は、第1トランジスタの導通電極およびこれに電気的接続された導電部分と第1走査信号線との重なり� �積が、第2トランジスタの導通電極およびこ� ��に電気的接続された導電部分と第2走査信号線との重なり面積に等しい構成とすることもできる。

本アクティブマトリクス基板では、第1および第2トランジスタの導通電極と同層に形� �された保持容量電極を備え、該保持容量電� �が第1および第2画素電極の一方と電気的に接続されるとともに、ゲート絶縁層を介して保持容量配線と重なっている構成とすることもできる。

本アクティブマトリクス基板では、第1および第2トランジスタの導通電極と同層に形� �された結合容量電極を備え、該結合容量電� �が第1および第2画素電極の一方と電気的に接続されるとともに、層間絶縁層を介して他方と重なっている構成とすることもできる。

本アクティブマトリクス基板では、第1および第2トランジスタの導通電極と同層に形� �された結合容量電極を備え、該結合容量電� �は、第1および第2画素電極の一方と電気的に接続されるとともに層間絶縁層を介して他方と重なり、かつ、ゲート絶縁膜を介して上記保持容量配線と重なっている構成とすることもできる。

本アクティブマトリクス基板では、第1および第2トランジスタの導通電極と同層に形� �された保持容量電極を備え、該保持容量電� �は、第1および第2画素電極の一方と電気的に接続されるとともにゲート絶縁層を介して上記各走査信号線のいずれか1本と重なってい� �構成とすることもできる。

本アクティブマトリクス基板では、層間� ��縁層を介して第2画素電極と重なる第1結合� �量電極と、層間絶縁層を介して第1画素電極� ��重なる第2結合容量電極とを備え、第1トラ� �ジスタの導通電極から引き出された第1引き� ��し配線と第1結合容量電極とが同層で接続されるとともに、第1引き出し配線と第1画素電� ��とがコンタクトホールを介して接続され、� ��2トランジスタの導通電極から引き出された第2引き出し配線と第2結合容量電極とが同層� ��接続されるとともに、第2引き出し配線と第 2画素電極とがコンタクトホールを介して接� �されている構成とすることもできる。この� �合、平面的に視れば、第1および第2走査信号線の間に、第1画素電極の全部またはエッジ� �を除く部分と、第2画素電極の全部またはエ� ��ジ部を除く部分とが設けられ、第1および第 2画素電極、第1および第2結合容量電極、並びに第1および第2引き出し配線は、これらを第1 走査信号線側および第2走査信号線側それぞ� �から視たときの平面形状および平面配置が� �致するように設けられている構成とするこ� �もできる。

本アクティブマトリクス基板では、層間� ��縁層を介して第2画素電極と重なる第1結合� �量電極と、層間絶縁層を介して第1画素電極� ��重なる第2結合容量電極とを備え、第1トラ� �ジスタの導通電極と第1画素電極とがコンタ� ��トホールを介して接続されるとともに、第1 画素電極と第1結合容量電極とがコンタクト� �ールを介して接続され、第2トランジスタの� ��通電極と第2画素電極とがコンタクトホールを介して接続されるとともに、第2画素電極� �第2結合容量電極とがコンタクトホールを介� ��て接続されている構成とすることもできる� ��この場合、平面的に視れば、第1および第2� �査信号線の間に、第1画素電極の全部または� ��ッジ部を除く部分と、第2画素電極の全部またはエッジ部を除く部分とが設けられ、第1� �よび第2画素電極並びに第1および第2結合容� �電極は、これらを第1走査信号線側および第2 走査信号線側それぞれから視たときの平面形状および平面配置が一致するように設けられている構成とすることもできる。

本アクティブマトリクス基板では、第1および第2画素電極が列方向に隣接しており、� �1画素電極が有するエッジのうち第2画素電極と隣接するエッジが第2結合容量電極と重な� �、第2画素電極が有するエッジのうち第1画素電極と隣接するエッジが第1結合容量電極と� �なっている構成とすることもできる。

本アクティブマトリクス基板では、上記� ��間絶縁膜は、結合容量電極と重なる部分の� ��なくとも一部が薄くなっている構成とする� ��ともできる。

本アクティブマトリクス基板では、上記� ��ート絶縁膜は、保持容量電極と重なる部分� ��少なくとも一部が薄くなっている構成とす� ��こともできる。

本アクティブマトリクス基板では、上記� ��間絶縁膜は無機絶縁膜と有機絶縁膜とから� ��るが、結合容量電極と重なる部分の少なく� ��も一部については、有機絶縁膜が除去され� ��いる構成とすることもできる。

本アクティブマトリクス基板では、上記� ��ート絶縁膜は無機絶縁膜と有機絶縁膜とか� ��なるが、保持容量電極と重なる部分の少な� ��とも一部については、有機絶縁膜が除去さ� ��ている構成とすることもできる。

本アクティブマトリクス基板では、上記� ��機絶縁膜には、アクリル樹脂、エポキシ樹� ��、ポリイミド樹脂、ポリウレタン樹脂、ノ� ��ラック樹脂、およびシロキサン樹脂の少な� ��とも1つが含まれている構成とすることもできる。

本液晶表示装置は、上記アクティブマト� ��クス基板を備え、あるフレームでは第1走査信号線が選択され、別のフレームでは第2走� �信号線が選択されることを特徴とする。

本液晶表示装置は、上記アクティブマト� ��クス基板を備え、連続するn(nは複数)フレームの各フレームでは第1および第2走査信号線� ��一方が選択されるとともに、次に連続するn フレームの各フレームでは他方が選択される構成とすることもできる。この場合、nは偶� �であり、上記第1および第2画素電極に供給される信号電位の極性は、1フレーム単位で反� �する構成とすることもできる。

本液晶表示装置は、上記アクティブマト� ��クス基板を備え、連続する2つのフレームの一方で第1走査信号線が選択され、他方で第2� ��査信号線が選択される構成とすることもで� ��る。この場合、上記第1および第2画素電極� �供給される信号電位の極性は、連続する2フ� ��ーム単位で反転する構成とすることもでき� ��。

本液晶表示装置は、上記アクティブマト� ��クス基板を備え、連続する複数のフレーム� ��らなる第1期の各フレームでは第1および第2� ��査信号線の一方が選択されるとともに、第1 期に続く、連続する複数フレームからなる第 2期の各フレームでは他方が選択され、第1期� ��第2期では走査方向が逆になる構成とすることもできる。

本液晶表示装置は、第1データ信号線と、第1および第2走査信号線と、第1データ信号線および第1走査信号線に接続された2つのトラ� ��ジスタと、第1データ信号線および第2走査� �号線に接続された2つのトランジスタと、第2 データ信号線および第1走査信号線に接続さ� �た2つのトランジスタとを備え、第1データ信号線の延伸方向を列方向とすれば、第1画素� �域に第1および第2画素電極が設けられ、第1� �素領域と列方向に隣接する第2画素領域に、� ��3および第4画素電極が設けられ、第1画素領� ��と列方向に隣接する第3画素領域に、第5お� �び第6画素電極が設けられ、第1データ信号線および第1走査信号線に接続された2つのトラ� ��ジスタの一方が第1画素電極に接続されるとともに、他方が第4画素電極に接続され、第1� ��ータ信号線および第2走査信号線に接続された2つのトランジスタの一方が第2画素電極に� ��続されるとともに、他方が第5画素電極に接続され、連続する複数のフレームからなる第 1期の各フレームでは、第1走査信号線、第2走査信号線の順で選択され、第1期に続く、連� �する複数フレームからなる第2期の各フレー� ��では、第2走査信号線、第1走査信号線の順� �選択されることを特徴とする。

本液晶表示装置では、1つの副画素に含まれる1つの画素電極が、あるフレームでは(ト� ��ンジスタを介して)データ信号線に接続され、別のフレームでは(トランジスタおよび他� �画素電極を介して)データ信号線に容量結合� ��れることになり、データ信号線に接続され� ��フレームでは該画素電極に引き込み電圧を� ��慮した信号電位を供給することができるた� ��、該副画素の液晶層にDC電圧がかかり難く(� ��副画素を焼き付き難く)することができる。また、1つの副画素が、あるフレームでは明� �画素、別のフレームでは暗副画素となるた� �、同一副画素が常に明副画素であったり常� �暗副画素であったりする構成と比較して各� �画素で輝度の時間的積分値を均一化でき、� �示品位を向上させることができる。

本液晶表示装置では、第1データ信号線に供給される信号電位の極性が一水平走査期間ごとに反転する構成とすることもできる。また、同一水平走査期間においては、第1デー� �信号線およびこれに隣接するデータ信号線� �れぞれに、逆極性の信号電位が供給される� �成とすることもできる。

本液晶表示装置では、各走査信号線を駆� ��する走査信号線駆動回路を備え、上記第1および第2走査信号線それぞれに供給される選� �信号は、上記走査信号線駆動回路が有する1� ��のシフトレジスタの同一段からの出力を用� ��て生成されている構成とすることもできる� ��

本液晶パネルは、上記アクティブマトリ� ��ス基板を備えることを特徴とする。本液晶� ��示ユニットは、上記液晶パネルとドライバ� ��を備えることを特徴とする。本液晶表示装� ��は、上記液晶表示ユニットと光源装置とを� ��えることを特徴とする。本テレビジョン受� ��機は、上記液晶表示装置と、テレビジョン� ��送を受信するチューナー部とを備えること� ��特徴とする。

以上のように、本アクティブマトリクス� ��板を用いた液晶表示装置では、所定のフレ� ��ムでは上記2本の走査信号線の一方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込み、所定のフレーム以外のフレームでは他方を走査することでトランジスタを介してこれに接続する画素電極に信号電位を書き込むことができる。これにより、同一の副画素を、あるフレームでは明副画素(中間調表示時)とし、別のフレ� ��ムでは暗副画素(中間調表示時)とすること� �でき、液晶表示装置の視野角特性を高める� �とができる。

液晶パネル5aの構成を示す回路図であ� �。液晶パネル5aの構成を示す平面図であ� �。図2のA-B断面の具体例を示す断面図である。図2に示すA-B断面の他の具体例を示す断面図である。液晶パネル5aの他の構成を示す平面図� �ある。液晶パネル5aを備えた液晶表示装置の� �動方法を示すタイミングチャートである。図6の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。液晶パネル5aを備えた液晶表示装置の� �の駆動方法を示すタイミングチャートであ� �。図8の駆動方法を用いた場合のフレーム毎の表示状態を示す模式図である。液晶パネル5bの構成を示す回路図であ� ��。液晶パネル5bの構成を示す平面図であ� ��。液晶パネル5bの他の構成を示す平面図� ��ある。液晶パネル5bを備えた液晶表示装置の� ��動方法を示すタイミングチャートである。図13の駆動方法を用いた場合のフレー� ��毎の表示状態を示す模式図である。液晶パネル5bを備えた液晶表示装置の� ��の駆動方法を示すタイミングチャートであ� ��。図15の駆動方法を用いた場合のフレー� ��毎の表示状態を示す模式図である。液晶パネル5bを備えた液晶表示装置の� ��らに他の駆動方法を示すタイミングチャー� ��である。液晶パネル5bを備えた液晶表示装置の� ��らに他の駆動方法を示すタイミングチャー� ��である。液晶パネル5a・5bを駆動するゲートド� �イバの構成を示す回路図である。図19のゲートドライバの駆動方法を示� ��タイミングチャートである。液晶パネル5a・5bを駆動するゲートド� �イバの他の構成を示す回路図である。図21のゲートドライバの駆動方法を示� ��タイミングチャートである。液晶パネル5aの他の構成を示す平面図� ��ある。液晶パネル5cの構成を示す回路図であ� ��。液晶パネル5cの構成を示す平面図であ� ��。図25の二点破線部の断面の具体例を示� ��断面図である。図25の二点破線部で示す断面の他の具� ��例を示す断面図である。液晶パネル5cの他の構成を示す平面図� ��ある。液晶パネル5cのさらに他の構成を示す� ��面図である。液晶パネル5cを備えた液晶表示装置の� ��動方法を示すタイミングチャートである。図30の駆動方法を用いた場合の各期の� ��示状態を示す模式図である。液晶パネル5cを駆動するゲートドライ� ��の構成を示す回路図である。図32のゲートドライバの駆動方法を示� ��タイミングチャートである。液晶パネル5dの構成を示す回路図であ� ��。液晶パネル5dの構成を示す平面図であ� ��。液晶パネル5eの構成を示す回路図であ� ��。液晶パネル5eの構成を示す平面図であ� ��。液晶パネル5eを備えた液晶表示装置の� ��動方法を示すタイミングチャートである。図38の駆動方法を用いた場合の各期の� ��示状態を示す模式図である。液晶パネル5aのさらに他の構成を示す� ��路図である。液晶パネル5bのさらに他の構成を示す� ��路図である。 (a)は本液晶表示ユニットの構成を示す模式図であり、(b)は本液晶表示装置の構成を示す模式図である。 (a)(b)はソースドライバの他の構成を示す回路図である。ソースドライバのさらに他の構成を示す回路図である。本液晶表示装置の全体構成を説明するブロック図である。本液晶表示装置の機能を説明するブロック図である。本テレビジョン受像機の機能を説明するブロック図である。本テレビジョン受像機の構成を示す分解斜視図である。液晶パネル5aをMVA方式とする場合の一� ��成例を示す平面図である。液晶パネル5aを備えた液晶表示装置の� ��らに他の駆動方法を示すタイミングチャー� ��である。液晶パネル5aを備えた液晶表示装置の� ��らに他の駆動方法を示すタイミングチャー� ��である。液晶パネル5aを備えた液晶表示装置の� ��らに他の駆動方法を示すタイミングチャー� ��である。実施の形態3にかかる液晶パネルのさ� �に他の構成例を示す平面図である。実施の形態3にかかる液晶パネルのさ� �に他の構成例を示す平面図である。実施の形態2にかかる液晶パネルのさ� �に他の構成例を示す平面図である。実施の形態3にかかる液晶パネルのさ� �に他の構成例を示す平面図である。実施の形態5にかかる液晶パネルのさ� �に他の構成例を示す平面図である。実施の形態2にかかる液晶パネルのさ� �に他の構成例を示す平面図である。従来の液晶パネルの構成を示す平面図である。

符号の説明

5a~5e 液晶パネル
11a・11b・41A・41B コンタクトホール
12a~12f・12A~12F トランジスタ
15x 15X データ信号線
16a~16f 16p~16s走査信号線
17a~17f 画素電極
17A~17F 画素電極
18x~18z 保持容量配線
21 有機ゲート絶縁膜
22 無機ゲート絶縁膜
24 半導体層
25 無機層間絶縁膜
26 有機層間絶縁膜
37a・37b・37A・37B 結合容量電極
67a・67b・67A・67B 保持容量電極
77a・77b・77A・77B コンタクト電極
84 液晶表示ユニット
100・101 画素
601 テレビジョン受像機
800 液晶表示装置
C100・C101 結合容量

本発明にかかる実施の形態の例を、図1~58 を用いて説明すれば、以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置(あるいはこれに用いられる液晶� �ネルやアクティブマトリクス基板)の利用(視聴)状態において、その走査信号線が横方向� �延伸していても縦方向に延伸していてもよ� �ことはいうまでもない。

〔実施の形態1〕
図1は本液晶パネルの一部を示す等価回路図である。図1に示すように、液晶パネル5aは、列方向(図中上下方向)に延伸するデータ信号� ��(15x・15X)、行方向(図中左右方向)に延伸する走査信号線(16a~16f)、行および列方向に並べられた画素(100~105)、保持容量配線(18x~18z)、および共通電極(対向電極)comを備え、奇数番目の� ��素列に含まれる各画素の構造は同一であり� ��偶数番目の画素列に含まれる各画素の構造� ��同一であるが、奇数番目の画素列に含まれ� ��各画素の構造と偶数番目の画素列に含まれ� ��各画素の構造とが異なっている。なお、画� ��100~102が含まれる画素列と、画素103~105が含� �れる画素列とが隣接している。

液晶パネル5aでは、1つの画素に対応して1 本のデータ信号線と2本の走査信号線とが設� �られており、画素100に設けられた2つの画素� ��極17c・17d、画素101に設けられた2つの画素電極17a・17b、および画素102に設けられた2つの� �素電極17e・17fが一列に配されるともに、画� �103に設けられた2つの画素電極17C・17D、画素1 04に設けられた2つの画素電極17A・17B、および画素105に設けられた2つの画素電極17E・17Fが� �列に配され、画素電極17cと17C、画素電極17d� �17D、画素電極17aと17A、画素電極17bと17B、お� �び画素電極17eと17E、画素電極17fと17Fがそれ� �れ行方向に隣接している。

画素100では、画素電極17cおよび17dが結合� ��量C100を介して接続され、画素電極17cが、走査信号線16cに接続されたトランジスタ12cを介してデータ信号線15xに接続され、画素電極17d が、走査信号線16dに接続されたトランジスタ 12dを介してデータ信号線15xに接続され、画素電極17cおよび保持容量配線18y間に保持容量Chc が形成され、画素電極17dおよび保持容量配線 18y間に保持容量Chdが形成され、画素電極17cおよび共通電極com間に液晶容量Clcが形成され、画素電極17dおよび共通電極com間に液晶容量Cld が形成されている。

一方、画素100と列方向に隣接する画素103� ��は、画素電極17Cおよび17Dが結合容量C103を介して接続され、画素電極17Cが、走査信号線16d に接続されたトランジスタ12Dを介してデータ信号線15Xに接続され、画素電極17Dが、走査信号線16cに接続されたトランジスタ12Cを介してデータ信号線15Xに接続され、画素電極17Cおよび保持容量配線18y間に保持容量ChCが形成され、画素電極17Dおよび保持容量配線18y間に保持容量ChDが形成され、画素電極17Cおよび共通電極com間に液晶容量ClCが形成され、画素電極17D および共通電極com間に液晶容量ClDが形成されている。

また、画素100と行方向に隣接する画素101� ��は、画素電極17aおよび17bが結合容量C101を介して接続され、画素電極17aが、走査信号線16a に接続されたトランジスタ12aを介してデータ信号線15xに接続され、画素電極17bが、走査信号線16bに接続されたトランジスタ12bを介してデータ信号線15xに接続され、画素電極17aおよび保持容量配線18x間に保持容量Chaが形成され、画素電極17bおよび保持容量配線18x間に保持容量Chbが形成され、画素電極17aおよび共通電極com間に液晶容量Claが形成され、画素電極17b および共通電極com間に液晶容量Clbが形成されている。

一方、画素101と列方向に隣接する画素104� ��は、画素電極17Aおよび17Bが結合容量C104を介して接続され、画素電極17Aが、走査信号線16b に接続されたトランジスタ12Bを介してデータ信号線15Xに接続され、画素電極17Bが、走査信号線16aに接続されたトランジスタ12Aを介してデータ信号線15Xに接続され、画素電極17Aおよび保持容量配線18x間に保持容量ChAが形成され、画素電極17Bおよび保持容量配線18x間に保持容量ChBが形成され、画素電極17Aおよび共通電極com間に液晶容量ClAが形成され、画素電極17B および共通電極com間に液晶容量ClBが形成されている。

液晶パネル5aを備えた液晶表示装置では� �例えば、1つの画素に対応する2本の走査信号線について、連続する2つのフレームの前フ� �ームで一方を選択し、後フレームで他方を� �択する。具体的には、連続する2つのフレー� ��の一方で走査信号線16c、16a、16eを順次選択� ��、他方で走査信号線16d・16b・16fを順次選択� ��る。また、液晶パネル5aを備えた液晶表示� �置では、連続するn(nは複数)フレームの各フ� ��ームでは一方を選択し、次に連続するnフレームの各フレームでは他方を選択してもよい。具体的には、連続するn(nは複数)フレーム� �各フレームでは走査信号線16c、16a、16eを順� �選択する一方、次に連続するnフレームの各� ��レームでは走査信号線16d・16b・16fを順次選� ��してもよい。

走査信号線16aが選択された場合には、画� ��電極17aがデータ信号線15xに(トランジスタ12a を介して)接続され、画素電極17bがデータ信� �線15xに(トランジスタ12aおよび画素電極17aを� ��して)容量結合されるため、Cla(容量値)=Clb(� �量値)=Cl,Cha(容量値)=Chb(容量値)=Ch,Co=Cl+Ch,C101� �容量値をCα,トランジスタ12aがOFFした後の画� ��電極17aの電位をVaとして、トランジスタ12a� �OFFした後の画素電極17bの電位=Va×(Cα/(Cα+Co))� ��なり、画素電極17aを含む副画素は明副画素� ��画素電極17bを含む副画素は暗副画素となる� ��一方、走査信号線16bが選択された場合には� ��画素電極17bがデータ信号線15xに(トランジスタ12bを介して)接続され、画素電極17aがデー� �信号線15xに(トランジスタ12bおよび画素電極1 7bを介して)容量結合されるため、トランジスタ12bがOFFした後の画素電極17bの電位をVbとし� ��、トランジスタ12bがOFFした後の画素電極17a� ��電位=Vb×(Cα/(Cα+Co))となり、画素電極17bを含む副画素は明副画素、画素電極17aを含む副画素は暗副画素となる。

このように、本液晶表示装置では、1つの副画素が、あるフレームでは明副画素、別のフレームでは暗副画素となるため、同一副画素が常に明副画素であったり常に暗副画素であったりする構成と比較して各副画素で輝度の時間的積分値を均一化でき、表示品位を向上させることができる。

また、本液晶表示装置では、1つの副画素が明副画素であったり暗副画素であったりするため、例えば本液晶パネルを図49(後述)の� �うなMVA方式とし、これを液晶表示装置に適� �した場合に、時間的にみて、1つの副画素に2 (明および暗)×4=8ドメインが形成されること� �なる。これにより、液晶表示装置の視野角� �性を高めることができる。

ここで、連続する2つのフレームの前フレームで1つの画素に対応する2本の走査信号線� ��一方を選択し、後フレームで他方を選択す� ��場合、この2本の走査信号線それぞれに接続する画素電極に供給される信号電位の極性を、連続する2フレーム単位で反転させるよう� �する。例えば、連続する2つのフレームの一� ��で走査信号線16aを選択し、他方で走査信号� ��16bを選択する場合には、画素電極17a・17bに� ��給される信号電位の極性を連続する2フレーム単位で反転させるようにする(後述)。また� ��連続するn(nは複数)フレームの各フレームで 1つの画素に対応する2本の走査信号線の一方� ��選択し、次に連続するnフレームの各フレームで他方を選択する場合には、nを偶数とし� �この2本の走査信号線それぞれに接続する画� ��電極に供給される信号電位の極性を、1フレーム単位で反転させるようにする。例えば、連続するn(nは偶数)フレームの各フレームで� �走査信号線16aを選択する一方、次に連続す� �nフレームの各フレームでは走査信号線16bを� ��択する場合には、画素電極17a・17bに供給さ� ��る信号電位の極性を1フレーム単位で反転させるようにする。こうすれば、各副画素およびその画素電極について、画素電極の電位がプラス極性で明副画素になるフレームの数(� �れらの合計期間)と、画素電極の電位がマイ� ��ス極性で明副画素になるフレームの数(それらの合計期間)とを等しく、かつ、画素電極� �電位がプラス極性で暗副画素になるフレー� �の数(それらの合計期間)と、画素電極電位がマイナス極性で暗副画素になるフレームの数 (それらの合計期間)とを等しくすることがで� ��、各副画素の液晶層にDC電圧がかかり難く(� ��副画素を焼き付き難く)することができる。

また、本液晶表示装置では、副画素内の� ��素電極が、あるフレームでは(トランジスタを介して)データ信号線に接続され、別のフ� �ームでは(トランジスタおよび他の画素電極� ��介して)データ信号線に容量結合されることになり、データ信号線に接続されるフレームでは該画素電極に引き込み電圧を考慮した信号電位を供給することができるため、該副画素の液晶層にDC電圧がかかり難く(該副画素を焼き付き難く)することができる。

この点について以下に説明を加える。ア� ��ティブマトリクス型の液晶表示装置の各画� ��では、ゲートライン(走査信号線)に供給さ� �るゲートオンパルス信号が立ち下がった(非� ��クティブ化した)ときに、トランジスタの導通電極のうち画素電極に接続する電極とゲートラインとの寄生容量に起因して、ソースライン(データ信号線)から書き込まれた画素電� ��の電位が引き込まれる現象が起こる。すな� ��ち、画素を交流駆動する場合に、ある階調� ��対するプラスの信号電位とマイナスの信号� ��位とを対向電位(Vcom)に対して対称にすると� ��上記現象によって、プラスの信号電位を書� ��込んだときの画素電位とマイナスの信号電� ��を書き込んだときの画素電位の中間電位が� ��向電位からずれ、画素の液晶層にDC電圧が� �加(画素電極電位の時間的積分値が対向電位� ��らずれる)ことになる。この液晶層へのDC電� ��の印加は画素の焼き付きの原因となる。そ� ��で一般には、ある階調に対するプラスおよ� ��マイナスの信号電位を該階調での引き込み� ��圧を考慮して設定することで該引き込み電� ��の影響を回避している。しかしながら、図4 9のような液晶表示装置において、トランジ� �タを介してソースラインに直接接続する画� �電極(121a・121c)については上記のようにして� ��き込み電圧の影響を回避することが可能で� ��るが、これら画素電極(121a・121c)と容量結合する画素電極(121b)については引き込み電圧の影響を適正に回避することが困難であり、これに起因して該画素電極(121b)を含む副画素が焼き付くおそれがある。

また、本液晶表示装置では、行方向に隣� ��する(2本の走査信号線を共有する)2つの画素に含まれる4つの画素電極につき、斜め向か� �に配された2つの画素電極同士が同一の走査� ��号線に接続されるため、行方向に隣接する2 つの副画素の一方が明副画素となるフレームでは他方が暗副画素となる。これにより、明副画素同士が行方向に隣接したり、暗副画素同士が行方向に隣接したりする構成と比較して表示ムラ(例えば、横縞状のムラ)やざらつ� ��感(ジャギー感)を抑制することができる。� �た、列方向に隣接する2つの副画素の一方が� ��副画素となるフレームでは他方が暗画素と� ��るため、明画素同士が列方向に隣接したり� ��暗画素同士が列方向に隣接したりする構成� ��比較して表示ムラ(例えば、縦縞状のムラ)� �ざらつき感(ジャギー感)を抑制することができる。

なお、各データ信号線(15x・15X)に供給す� �信号電位の極性を一水平走査期間(1H)ごとに� ��転させることで、列方向に隣接する2つの画素間においてトランジスタOFF時の電位の引き込み方向が逆となり、チラツキ感を抑制することができる(後述)。また、同一水平走査期� ��において、隣接する2本のデータ信号線(15x� �15X)それぞれに逆極性の信号電位を供給する� ��とで、行方向に隣接する2つの画素間においてトランジスタOFF時の電位の引き込み方向が逆となり、チラツキ感を抑制することができる(後述)。

液晶パネル5aの一具体例を図2に示す。図2 の液晶パネルでは、画素100および画素101に沿うようにデータ信号線15xが設けられ、画素103 および画素104に沿うようにデータ信号線15Xが設けられ、保持容量配線18yが画素100・103それぞれの中央を横切り、保持容量配線18xが画素 101・104それぞれの中央を横切っている。

ここで、画素100の行方向に沿う2つのエッジ部の一方と重なるように走査信号線16cが配され、他方と重なるように走査信号線16dが配され、平面的に視て、走査信号線16cおよび16d 間に画素電極17c・17dが列方向に並べられている。また、走査信号線16cは画素103の行方向に沿う2つのエッジ部の一方と重なるとともに� �走査信号線16dは他方と重なっており、平面� �に視て、走査信号線16cおよび16d間に画素電� �17C・17Dが列方向に並べられている。

また、画素101の行方向に沿う2つのエッジ部の一方と重なるように走査信号線16aが形成され、他方と重なるように走査信号線16bが形成され、平面的に視て、走査信号線16aおよび 16b間に画素電極17a・17bが列方向に並べられている。また、走査信号線16aは画素104の行方向に沿う2つのエッジ部の一方と重なるととも� �、走査信号線16bは他方と重なっており、平� �的に視て、走査信号線16aおよび16b間に画素� �極17A・17Bが列方向に並べられている。

画素101では、走査信号線16a上に、トラン� ��スタ12aのソース電極8aおよびドレイン電極9a が形成され、走査信号線16b上に、トランジスタ12bのソース電極8bおよびドレイン電極9bが� �成されている。ソース電極8aはデータ信号線 15xに接続される。ドレイン電極9aはドレイン� ��き出し配線27aに接続され、ドレイン引き出� ��配線27aはコンタクト電極77aおよび結合容量� ��極37aに接続され、コンタクト電極77aはコン� ��クトホール11aを介して画素電極17aに接続さ� ��るとともに、結合容量電極37aは層間絶縁膜� ��介して画素電極17bと重なっている。これに� ��り、結合容量電極37aおよび画素電極17bの重� ��り部分に、画素電極17a・17b間の結合容量C101 (図1参照)が形成される。また、ソース電極8b� ��データ信号線15xに接続される。ドレイン電� ��9bはドレイン引き出し配線27bに接続され、� �レイン引き出し配線27bはコンタクト電極77b� �よび結合容量電極37bに接続され、コンタク� �電極77bはコンタクトホール11aを介して画素� �極17bに接続されるとともに、結合容量電極37 bは層間絶縁膜を介して画素電極17aと重なっ� �いる。これにより、結合容量電極37bおよび� �素電極17aの重なり部分に、画素電極17a・17b� �の結合容量C101(図1参照)が形成される。さら� ��、結合容量電極37a・37bそれぞれがゲート絶� ��膜を介して保持容量配線18xと重なっている� ��これにより、結合容量電極37aおよび保持容� ��配線18xの重なり部分に保持容量Cha(図1参照)� ��形成され、結合容量電極37bおよび保持容量� ��線18xの重なり部分に保持容量Chb(図1参照)が� ��成される。

なお、図2に示されるように、上記画素電極17a・17b、ドレイン引き出し配線27a・27b、コンタクト電極77a・77b、コンタクトホール11a・ 11b、および結合容量電極37a・37bは、これらを走査信号線16a側および走査信号線16b側それぞれから視たときの平面形状および平面配置が一致するように画素101内に設けられている。また、ドレイン電極9aおよびドレイン引き出� ��配線27aと走査信号線16aとの重なり面積(両者間の寄生容量Cgd)は、ドレイン電極9bおよびドレイン引き出し配線27bと走査信号線16bとの重なり面積(両者間の寄生容量Cgd)に実質的に等� ��くなっている。こうすれば、画素電極17aを� ��む副画素が明副画素となる場合の引き込み� ��圧と、画素電極17bを含む副画素が明副画素� ��なったときの引き込み電圧とが揃うため、� ��者の相異に起因して明副画素が焼き付いて� ��まうおそれを低減することができる。

また、液晶パネル5aの画素101では、結合� �量電極を2つ(37a・37b)設けて結合容量を並列� �している。したがって、ドレイン引き出し� �線27aが先端部分(コンタクトホール11a・結合� ��量電極37a間)で断線しても、走査信号線16a・ 16bそれぞれが選択されるフレームで画素101を駆動すること(明・暗副画素の形成)が可能と� ��る。また、ドレイン引き出し配線27aが根元� ��分(コンタクトホール11a・ドレイン電極9a間) で断線しても、走査信号線16bが選択されるフレームでは画素101を駆動すること(明・暗副� �素の形成)が可能となる。また、保持容量配� ��18xと結合容量電極37aとが短絡しても、ドレ� ��ン引き出し配線27aを先端部分(例えば、画素電極17a・17bの間隙下)で切断(修正切断)すれば、走査信号線16a・16bそれぞれが選択されるフレームで画素101を駆動すること(明・暗副画� �の形成)が可能となるし、切断しなくても、� ��査信号線16bが選択されるフレームで画素101� ��不完全ながら駆動することが可能となる(明副画素と黒副画素が形成される)。また、画� �電極17bと結合容量電極37aとが短絡しても、� �レイン引き出し配線27aを先端部分(例えば、� ��素電極17a・17bの間隙下)で切断(修正切断)す� ��ば、走査信号線16a・16bそれぞれが選択され� ��フレームで画素101を駆動すること(明・暗副画素の形成)が可能となるし、切断しなくて� �、画素101を不完全ながら駆動することがで� �る(画素全体が明副画素になる)。また、液晶パネル5aの画素104では、結合容量電極を2つ(37 A・37B)設けて結合容量を並列化している。し� ��がって、ドレイン引き出し配線27Aが断線し� ��も、走査信号線16Bが選択されるフレームで� ��画素104を駆動すること(明・暗副画素の形成 )が可能となる。また、画素電極17Aと結合容� �電極37Aとが短絡しても、画素104を不完全な� �ら駆動することができる(画素全体が明副画� ��になる)。また、保持容量配線18xとコンタクト電極77Aとが短絡しても、走査信号線16bが選択されるフレームで画素104を不完全ながら駆動することが可能となる(明副画素と黒副画� �が形成される)。なお、画素100の構成(各部材の形状および配置並びに接続関係)は画素101� �それと同じである。

また、画素104では、走査信号線16a上に、� ��ランジスタ12Aのソース電極8Aおよびドレイ� �電極9Aが形成され、走査信号線16b上に、トランジスタ12Bのソース電極8Bおよびドレイン電� ��9Bが形成されている。ソース電極8Aはデータ信号線15Xに接続され、ドレイン電極9Aは、ド� ��イン引き出し配線27Aに接続され、このドレ� ��ン引き出し配線27Aは結合容量電極37Aおよび� ��ンタクト電極77Aに接続され、コンタクト電� ��77Aはコンタクトホール11Aを介して画素電極1 7Bに接続されるとともに、結合容量電極37Aは� ��間絶縁膜を介して画素電極17Aと重なってお� ��、これによって画素電極17A・17B間の結合容� ��C104(図1参照)が形成される。また、ソース電極8Bはデータ信号線15Xに接続される。ドレイ� ��電極9Bはドレイン引き出し配線27Bに接続さ� �、このドレイン引き出し配線27Bは結合容量� �極37Bおよびコンタクト電極77Bに接続され、� �ンタクト電極77Bはコンタクトホール11Bを介� �て画素電極17Aに接続されるとともに、結合� �量電極37Bは層間絶縁膜を介して画素電極17B� �重なっており、これによって画素電極17A・17 B間の結合容量C104(図1参照)が形成される。さ� ��に、コンタクト電極77A・77Bそれぞれがゲー� ��絶縁膜を介して保持容量配線18xと重なって� ��り、これによって、保持容量ChA・ChBが形成� ��れる。

なお、図2に示されるように、上記画素電極17A・17B、ドレイン引き出し配線27A・27B、コンタクト電極77A・77B、コンタクトホール11A・ 11B、および結合容量電極37A・37Bは、これらを走査信号線16a側および走査信号線16b側それぞれから視たときの平面形状および平面配置が一致するように画素104内に設けられている。また、ドレイン電極9Aおよびドレイン引き出� ��配線27Aと走査信号線16aとの重なり面積(両者間の寄生容量Cgd)は、ドレイン電極9Bおよびドレイン引き出し配線27Bと走査信号線16bとの重なり面積(両者間の寄生容量Cgd)に実質的に等� ��くなっている。こうすれば、画素電極17aを� ��む副画素が明副画素となる場合の引き込み� ��圧と、画素電極17bを含む副画素が明副画素� ��なったときの引き込み電圧とが揃うため、� ��者の相異に起因して明副画素が焼き付いて� ��まうおそれを低減することができる。なお� ��画素103の構成(各部材の形状および配置並びに接続関係)は画素104のそれと同じである。

図3は図2のA-B断面図である。同図に示す� �うに、液晶パネル5aは、アクティブマトリクス基板3と、これに対向するカラーフィルタ� �板30と、両基板(3・30)間に配される液晶層40� �を備える。

アクティブマトリクス基板5では、ガラス基板31上に走査信号線16aおよび保持容量配線1 8xが形成され、これらを覆うように無機ゲー� ��絶縁膜22が形成されている。無機ゲート絶� �膜22上には、半導体層24(i層およびn+層)、n+層に接するソース電極8a、ドレイン電極9a、ド� �イン引き出し配線27a・27b、コンタクト電極77 aおよび結合容量電極37aが形成され、これら� �覆うように無機層間絶縁膜25が形成されている。無機層間絶縁膜25上には画素電極17a・17b� ��形成され、さらに、これら(画素電極17a・17b )を覆うように配向膜(図示せず)が形成されている。ここで、コンタクトホール11aでは、無機層間絶縁膜25が刳り貫かれており、これに� ��って、画素電極17aとコンタクト電極77aとが� ��続される。また、ドレイン引き出し配線27a� ��繋がる結合容量電極37aは無機層間絶縁膜25� �介して画素電極17bと重なっており、これに� �って、結合容量C101(図1参照)が形成される。� ��た、結合容量電極37aは無機ゲート絶縁膜22� �介して保持容量配線18xと重なっており、こ� �によって、保持容量Cha(図1参照)が形成され� �。

一方、カラーフィルタ基板30では、ガラ� �基板32上にブラックマトリクス13および着色� ��14が形成され、その上層に共通電極(com)28が� ��成され、さらにこれを覆うように配向膜(図示せず)が形成されている。

なお、図2の液晶パネルをMVA(マルチドメ� �ンバーティカルアライメント)方式とした構� ��を図49に示す。同図に示すように、MVA方式� �液晶パネルでは、例えば、アクティブマト� �クス基板の各画素電極に配向規制用のスリ� �トSLが設けられ、カラーフィルタ基板に配向規制用のリブ(線状突起)Liが設けられる。な� �、リブの代わりに、カラーフィルタ基板の� �通電極に配向規制用のスリットを設けるこ� �もできる。

図3のA-B断面を図4のように構成すること� �できる。すなわち、基板上に厚い有機ゲー� �絶縁膜21と薄い無機ゲート絶縁膜22とを形成� ��、また、画素電極の下層に薄い無機層間絶� ��膜25と厚い有機層間絶縁膜26とを形成する。こうすれば、各種寄生容量の低減や配線同士の短絡防止の効果が得られる。なおこの場合には、図4に示すように、有機ゲート絶縁膜21 については結合容量電極37a下に位置する部分を刳り貫いておき、有機層間絶縁膜26につい� ��は結合容量電極上に位置する部分を刳り貫� ��ておくことが好ましい。こうすれば、結合� ��量C101の容量値および保持容量Chaの容量値を大きくすることができる。

図4の無機層間絶縁膜25、有機層間絶縁膜26� �よびコンタクトホール11aは例えば、以下の� �うにして形成することができる。すなわち� �トランジスタ(TFT)を形成した後、SiH ₄ ガスとNH ₃ ガスとN ₂ ガスとの混合ガスを用い、基板全面を覆うように、厚さ約3000ÅのSiNxからなる無機層間絶� ��膜25(パッシベーション膜)をCVDにて形成する。その後、厚さ約3μmのポジ型感光性アクリ� �樹脂からなる有機層間絶縁膜26をスピンコートやダイコートにて形成する。続いて、フォトリソグラフィーを行って有機層間絶縁膜26� ��刳り貫き部分および各種のコンタクト用パ� ��ーンを形成し、さらに、パターニングされ� ��有機層間絶縁膜26をマスクとし、CF ₄ ガスとO ₂ ガスとの混合ガスを用いて、無機層間絶縁膜 25および無機ゲート絶縁膜22を連続してドラ� �エッチングする。なお、有機ゲート絶縁膜21 や有機層間絶縁膜26は、例えば、SOG(スピンオンガラス)材料からなる絶縁膜であってもよ� �、また、有機ゲート絶縁膜21や有機層間絶縁膜26に、アクリル樹脂、エポキシ樹脂、ポリ� ��ミド樹脂、ポリウレタン樹脂、ノボラック� ��脂、およびシロキサン樹脂の少なくとも1つが含まれていてもよい。

液晶パネル5aの他の具体例を図5に示す。� ��5の液晶パネルでは、画素100および画素101に沿うようにデータ信号線15xが設けられ、画素 103および画素104に沿うようにデータ信号線15X が設けられ、保持容量配線18yが画素100・103それぞれの中央を横切り、保持容量配線18xが画素101・104それぞれの中央を横切っている。

ここで、画素100の行方向に沿う2つのエッジ部の一方と重なるように走査信号線16cが配され、他方と重なるように走査信号線16dが配され、平面的に視て、走査信号線16cおよび保持容量配線18y間に画素電極17cが配されるとともに、走査信号線16dおよび保持容量配線18y間に画素電極17dが配されている。また、走査信号線16cは画素103の行方向に沿う2つのエッジ� �の一方と重なるとともに、走査信号線16dは� �方と重なっており、平面的に視て、走査信� �線16cおよび保持容量配線18y間に画素電極17C� �配されるとともに、走査信号線16dおよび保� �容量配線18y間に画素電極17Dが配されている� �

また、画素101の行方向に沿う2つのエッジ部の一方と重なるように走査信号線16aが形成され、他方と重なるように走査信号線16bが形成され、平面的に視て、走査信号線16aおよび保持容量配線18x間に画素電極17aが配されるとともに、走査信号線16bおよび保持容量配線18x 間に画素電極17bが配されている。また、走査信号線16aは画素104の行方向に沿う2つのエッ� �部の一方と重なるとともに、走査信号線16b� �他方と重なっており、平面的に視て、走査� �号線16aおよび保持容量配線18x間に画素電極17 Aが配されるとともに、走査信号線16bおよび� �持容量配線18x間に画素電極17Bが配されてい� �。

画素101では、走査信号線16a上に、トラン� ��スタ12aのソース電極8aおよび2つのドレイン� ��極9a・10aが形成され、走査信号線16b上に、� �ランジスタ12bのソース電極8bおよび2つのド� �イン電極9b・10bが形成されている。ソース電極8aはデータ信号線15xに接続される。ドレイ� ��電極9aはドレイン引き出し配線27aを介して� �ンタクト電極77aに繋がり、コンタクト電極77 aはコンタクトホール11aを介して画素電極17a� �接続され、ドレイン電極10aはドレイン引き� �し配線19aを介して結合容量電極37aに接続さ� �、さらに、結合容量電極37aは層間絶縁膜を� �して画素電極17bと重なっている。これによ� �、結合容量電極37aおよび画素電極17bの重な� �部分に、画素電極17a・17b間の結合容量C101(図 1参照)が形成される。なお、ドレイン引き出� ��配線19aは、平面的に視て画素電極17aおよび� ��ータ信号線15x間に配されている。また、ソ� ��ス電極8bはデータ信号線15xに接続される。� �レイン電極9bはドレイン引き出し配線27bを介してコンタクト電極77bに繋がり、コンタクト電極77bはコンタクトホール11bを介して画素電極17bに接続され、ドレイン電極10bはドレイン引き出し配線19bを介して結合容量電極37bに接続され、さらに、結合容量電極37bは層間絶縁膜を介して画素電極17aと重なっている。これにより、結合容量電極37bおよび画素電極17aの重なり部分に、画素電極17a・17b間の結合容量 C101(図1参照)が形成される。なお、ドレイン� �き出し配線19bは、平面的に視て画素電極17b� �よびデータ信号線15X間に配されている。ま� �、保持容量配線18x上にはゲート絶縁膜を介� �て保持容量電極67aが配されるとともに、保� �容量電極67aと画素電極17aとがコンタクトホ� �ル41aを介して接続されており、これによっ� �、保持容量Cha(図1参照)が形成される。また� �保持容量配線18x上にはゲート絶縁膜を介し� �保持容量電極67bが配されるとともに、保持� �量電極67bと画素電極17bとがコンタクトホー� �41bを介して接続されており、これによって� �保持容量Chb(図1参照)が形成される。

なお、図5に示されるように、上記画素電極17a・17b、ドレイン引き出し配線19a・19b・27a ・27b、コンタクト電極77a・77b、コンタクトホール11a・11b・41a・41b、保持容量電極67a・67b、および結合容量電極37a・37bは、これらを走査信号線16a側および走査信号線16b側それぞれから視たときの平面形状および平面配置が一致するように画素101内に設けられている。また、ドレイン電極9aおよびドレイン引き出し配� ��19a・27aと走査信号線16aとの重なり面積(両者間の寄生容量Cgd)は、ドレイン電極9bおよびドレイン引き出し配線19b・27bと走査信号線16bとの重なり面積(両者間の寄生容量Cgd)に実質的� ��等しくなっている。こうすれば、画素電極1 7aを含む副画素が明副画素となる場合の引き� ��み電圧と、画素電極17bを含む副画素が明副� ��素となったときの引き込み電圧とが揃うた� ��、両者の相異に起因して明副画素が焼き付� ��てしまうおそれを低減することができる。� ��お、画素100の構成(各部材の形状および配置並びに接続関係)は画素101のそれと同じであ� �。

画素104では、走査信号線16a上に、トラン� ��スタ12Aのソース電極8Aおよび2つのドレイン� ��極9A、10Aが形成され、走査信号線16b上に、� �ランジスタ12Bのソース電極8Bおよび2つのド� �イン電極9B・10Bが形成されている。ソース電極8Aはデータ信号線15Xに接続される。ドレイ� ��電極10Aはドレイン引き出し配線27Aを介して� ��ンタクト電極77Aに繋がり、コンタクト電極7 7Aはコンタクトホール11Aを介して画素電極17B� ��接続され、ドレイン電極9Aはドレイン引き� �し配線19Aを介して結合容量電極37Aに接続さ� �、さらに、結合容量電極37Aは層間絶縁膜を� �して画素電極17Aと重なっており、これによ� �て、画素電極17A・17B間の結合容量C104(図1参� �)が形成される。なお、ドレイン引き出し配� ��27Aは、平面的に視て画素電極17Aおよびデー� ��信号線15X間に配されている。また、ソース� ��極8Bはデータ信号線15Xに接続される。ドレ� �ン電極10Bはドレイン引き出し配線27Bを介し� �コンタクト電極77Bに繋がり、コンタクト電� �77Bはコンタクトホール11Bを介して画素電極17 Aに接続され、ドレイン電極9Bはドレイン引き出し配線19Bを介して結合容量電極37Bに接続され、さらに、結合容量電極37Bは層間絶縁膜を介して画素電極17Bと重なっており、これによって、画素電極17A・17B間の結合容量C104(図1参照)が形成される。なお、ドレイン引き出し� �線19Bは、平面的に視て、画素電極17Bとデー� �信号線15Xの右側に隣接するデータ信号線と� �間に配されている。また、保持容量配線18x� �にはゲート絶縁膜を介して保持容量電極67A� �配されるとともに、保持容量電極67Aと画素� �極17Aとがコンタクトホール41Aを介して接続� �れており、これによって、保持容量ChA(図1参照)が形成される。また、保持容量配線18x上� �はゲート絶縁膜を介して保持容量電極67Bが� �されるとともに、保持容量電極67Bと画素電� �17Bとがコンタクトホール41Bを介して接続さ� �ており、これによって、保持容量ChB(図1参照 )が形成される。

なお、図5に示されるように、上記画素電極17A・17B、ドレイン引き出し配線19A・19B・27A ・27B、コンタクト電極77A・77B、コンタクトホール11A・11B・41A・41B、保持容量電極67A・67B、および結合容量電極37A・37Bは、これらを走査信号線16a側および走査信号線16b側それぞれから視たときの平面形状および平面配置が一致するように画素104内に設けられている。また、ドレイン電極9Aおよびドレイン引き出し配� ��19A・27Aと走査信号線16aとの重なり面積(両者間の寄生容量Cgd)は、ドレイン電極9Bおよびドレイン引き出し配線19B・27Bと走査信号線16bとの重なり面積(両者間の寄生容量Cgd)に実質的� ��等しくなっている。こうすれば、画素電極1 7aを含む副画素が明副画素となる場合の引き� ��み電圧と、画素電極17bを含む副画素が明副� ��素となったときの引き込み電圧とが揃うた� ��、両者の相異に起因して明副画素が焼き付� ��てしまうおそれを低減することができる。� ��お、画素103の構成(各部材の形状および配置並びに接続関係)は画素104のそれと同じであ� �。また、図5の液晶パネル5aは、ドレイン引� �出し配線19a・19b・27A・27Bが画素電極に重な� �ないため、例えば図3のように比較的薄い層� ��絶縁膜を用いながら結合容量の値を大きく� ��り過ぎないようにする場合に好適である。

液晶パネル5aのさらに他の具体例を図23に示す。図23の液晶パネルにおける画素配置、� ��ータ信号線、および走査信号線の配置は、� ��5の液晶パネルのそれらと同様である。

図23に示すように、画素101では、走査信� �線16a上に、トランジスタ12aのソース電極8aおよびドレイン電極9aが形成され、走査信号線1 6b上に、トランジスタ12bのソース電極8bおよ� �ドレイン電極9bが形成されている。ソース電極8aはデータ信号線15xに接続される。ドレイ� ��電極9aはドレイン引き出し配線27aを介して� �ンタクト電極77aに繋がり、コンタクト電極77 aはコンタクトホール11aを介して画素電極17a� �接続され、画素電極17aはコンタクトホール41 aを介して保持容量電極67aに接続され、保持� �量電極67aは結合容量電極37に繋がり、さらに、結合容量電極37は層間絶縁膜を介して画素� ��極17bと重なっており、これによって、画素� ��極17a・17b間の結合容量C101(図1参照)が形成される。また、ソース電極8bはデータ信号線15x� ��接続される。ドレイン電極9bはドレイン引� �出し配線27bを介してコンタクト電極77bに繋� �り、コンタクト電極77bはコンタクトホール11 bを介して画素電極17bに接続され、画素電極17 bはコンタクトホール41bを介して保持容量電� �67bに接続されている。なお、保持容量電極67 a・67bはそれぞれ、ゲート絶縁膜を介して保� �容量配線18xと重なっており、これによって� �保持容量Cha・Chb(図1参照)が形成される。な� �、画素100の構成(各部材の形状および配置並� ��に接続関係)は画素101のそれと同じである。

画素104では、走査信号線16a上に、トラン� ��スタ12Aのソース電極8Aおよび2つのドレイン� ��極9A、10Aが形成され、走査信号線16b上に、� �ランジスタ12Bのソース電極8Bおよび2つのド� �イン電極9B・10Bが形成されている。ソース電極8Aはデータ信号線15Xに接続される。ドレイ� ��電極10Aはドレイン引き出し配線27Aを介して� ��ンタクト電極77Aに繋がり、コンタクト電極7 7Aはコンタクトホール11Aを介して画素電極17B� ��接続され、ドレイン電極9Aはドレイン引き� �し配線19Aを介して結合容量電極37Aに接続さ� �、さらに、結合容量電極37Aは層間絶縁膜を� �して画素電極17Aと重なっており、これによ� �て、画素電極17A・17B間の結合容量C104(図1参� �)が形成される。なお、ドレイン引き出し配� ��27Aは、平面的に視て画素電極17Aおよびデー� ��信号線15X間に配されている。また、ソース� ��極8Bはデータ信号線15Xに接続される。ドレ� �ン電極10Bはドレイン引き出し配線27Bを介し� �コンタクト電極77Bに繋がり、コンタクト電� �77Bはコンタクトホール11Bを介して画素電極17 Aに接続され、ドレイン電極9Bはドレイン引き出し配線19Bを介して結合容量電極37Bに接続され、さらに、結合容量電極37Bは層間絶縁膜を介して画素電極17Bと重なっており、これによって、画素電極17A・17B間の結合容量C104(図1参照)が形成される。なお、ドレイン引き出し� �線19Bは、平面的に視て、画素電極17Bとデー� �信号線15Xの右側に隣接するデータ信号線と� �間に配されている。また、保持容量配線18x� �にはゲート絶縁膜を介して保持容量電極67A� �配されるとともに、保持容量電極67Aがドレ� �ン引き出し配線27Bに繋がっており、これに� �って、保持容量ChA(図1参照)が形成される。� �た、保持容量配線18x上にはゲート絶縁膜を� �して保持容量電極67Bが配されるとともに、� �持容量電極67Bがドレイン引き出し配線27Aに� �がっており、これによって、保持容量ChB(図1 参照)が形成される。なお、画素103の構成(各� ��材の形状および配置並びに接続関係)は画素 104のそれと同じである。

なお、液晶パネル5aから保持容量配線(18x~ 18z)を除くことも可能であり、この場合、図40 のような構成となる。この構成は遮光性の保持容量配線がない分、開口率の点で有利である。

図6は図1・40に示す液晶パネルを備えた本液晶表示装置(ノーマリブラックモードの液� �表示装置)の駆動方法を示すタイミングチャ� ��トである。なお、SVおよびsvは、隣接する2� �のデータ信号線(例えば、15x・15X)それぞれに供給される信号電位を示し、Ga~Gfは走査信号� ��16a~16fに供給されるゲートオンパルス信号、 Vc・Vd・Va・Vb・VC・VDはそれぞれ、画素電極17c ・17d・17a・17b・17C・17Dの電位を示し、shはチ� ��ージシェア信号を示している。なお、チャ� ��ジシェア信号がアクティブ(「H」)の期間(チャージシェア期間)は、全データ信号線が互� �に短絡されたり、外部から全データ信号線� �同一電位が供給されたりすることによって� �ャージシェアが行われる。

この駆動方法では、図6に示されるように、1画素に対応する2本の走査信号線を1フレーム単位で交互に選択し、データ信号線に供給する信号電位の極性を1水平走査期間(1H)ごと� ��反転させるとともに、各フレームにおける� ��一番目の水平走査期間に供給される信号電� ��の極性を2フレーム単位で反転させ、かつ同一水平走査期間においては隣接する2本のデ� �タ信号線に逆極性の信号電位を供給し、各� �平走査期間の冒頭にはチャージシェアを行� �。

具体的には、連続するフレームF1~フレー� ��F4において、F1では、1画素に対応する上下2� ��の走査信号線(図1参照)のうち上側(例えば、走査信号線16c・16a・16e)を選択し、隣接する2� ��のデータ信号線の一方(例えば、データ信号線15x)には、1番目の水平走査期間(例えば、画素電極17cの書き込み期間含む)にプラス極性� �信号電位を供給し、2番目の水平走査期間(例えば、画素電極17aの書き込み期間含む)にマ� �ナス極性の信号電位を供給し、3番目の水平� ��査期間(例えば、画素電極17eの書き込み期間含む)にプラス極性の信号電位を供給し、上� �2本のデータ信号線の他方(例えば、データ信号線15X)には、1番目の水平走査期間(例えば、画素電極17Cの書き込み期間含む)にマイナス� �性の信号電位を供給し、2番目の水平走査期� ��(例えば、画素電極17Aの書き込み期間含む)� �プラス極性の信号電位を供給し、3番目の水� ��走査期間(例えば、画素電極17Eの書き込み期間含む)にマイナス極性の信号電位を供給す� �。これにより、図6に示すように、画素電極1 7c(プラス極性)を含む副画素は明副画素(以下� ��「明」)、画素電極17d(プラス極性)を含む副� ��素は暗副画素(以下、「暗」)、画素電極17C(� ��イナス極性)を含む副画素は「暗」、画素電極17D(マイナス極性)を含む副画素は「明」、� ��素電極17a(マイナス極性)を含む副画素は「� �」、画素電極17b(マイナス極性)を含む副画素は「暗」となり、全体としては、図7(a)のよ� �になる。

また、F2では、1画素に対応する上下2本の走査信号線のうち下側(例えば、走査信号線16 d・16b・16f)を選択し、隣接する2本のデータ信号線の一方(例えば、データ信号線15x)には、1 番目の水平走査期間(例えば、画素電極17dの� �き込み期間含む)にプラス極性の信号電位を� ��給し、2番目の水平走査期間(例えば、画素� �極17bの書き込み期間含む)にマイナス極性の� ��号電位を供給し、3番目の水平走査期間(例� �ば、画素電極17fの書き込み期間含む)にプラ� ��極性の信号電位を供給し、上記2本のデータ信号線の他方(例えば、データ信号線15X)には� ��1番目の水平走査期間(例えば、画素電極17D� �書き込み期間含む)にマイナス極性の信号電� ��を供給し、2番目の水平走査期間(例えば、� �素電極17Bの書き込み期間含む)にプラス極性� ��信号電位を供給し、3番目の水平走査期間(� �えば、画素電極17Fの書き込み期間含む)にマ� ��ナス極性の信号電位を供給する。これによ� ��、図6に示すように、画素電極17c(プラス極� �)を含む副画素は「暗」、画素電極17d(プラス極性)を含む副画素は「明」、画素電極17C(マ� ��ナス極性)を含む副画素は「明」、画素電極 17D(マイナス極性)を含む副画素は「暗」、画� ��電極17a(マイナス極性)を含む副画素は「暗� �、画素電極17b(マイナス極性)を含む副画素は「明」となり、全体としては、図7(b)のよう� �なる。

また、F3では、1画素に対応する上下2本の走査信号線のうち上側(例えば、走査信号線16 c・16a・16e)を選択し、隣接する2本のデータ信号線の一方(例えば、データ信号線15x)には、1 番目の水平走査期間(例えば、画素電極17cの� �き込み期間含む)にマイナス極性の信号電位� ��供給し、2番目の水平走査期間(例えば、画� �電極17aの書き込み期間含む)にプラス極性の� ��号電位を供給し、3番目の水平走査期間(例� �ば、画素電極17eの書き込み期間含む)にマイ� ��ス極性の信号電位を供給し、上記2本のデータ信号線の他方(例えば、データ信号線15X)に� ��、1番目の水平走査期間(例えば、画素電極17 Cの書き込み期間含む)にプラス極性の信号電� ��を供給し、2番目の水平走査期間(例えば、� �素電極17Aの書き込み期間含む)にマイナス極� ��の信号電位を供給し、3番目の水平走査期間 (例えば、画素電極17Eの書き込み期間含む)に� ��ラス極性の信号電位を供給する。これによ� ��、図6に示すように、画素電極17c(マイナス� �性)を含む副画素は「明」、画素電極17d(マイナス極性)を含む副画素は「暗」、画素電極17 C(プラス極性)を含む副画素は「暗」、画素電極17D(プラス極性)を含む副画素は「明」、画� ��電極17a(プラス極性)を含む副画素は「明」� �画素電極17b(プラス極性)を含む副画素は「暗」となり、全体としては、図7(c)のようにな� �。

また、F4では、1画素に対応する上下2本の走査信号線(図1参照)のうち下側(例えば、走� �信号線16d・16b・16f)を選択し、隣接する2本のデータ信号線の一方(例えば、データ信号線15 x)には、1番目の水平走査期間(例えば、画素� �極17dの書き込み期間含む)にマイナス極性の� ��号電位を供給し、2番目の水平走査期間(例� �ば、画素電極17bの書き込み期間含む)にプラ� ��極性の信号電位を供給し、3番目の水平走査期間(例えば、画素電極17fの書き込み期間含� �)にマイナス極性の信号電位を供給し、上記2 本のデータ信号線の他方(例えば、データ信� �線15X)には、1番目の水平走査期間(例えば、� �素電極17Dの書き込み期間含む)にプラス極性� ��信号電位を供給し、2番目の水平走査期間(� �えば、画素電極17Bの書き込み期間含む)にマ� ��ナス極性の信号電位を供給し、3番目の水平走査期間(例えば、画素電極17Fの書き込み期� �含む)にプラス極性の信号電位を供給する。� ��れにより、図6に示すように、画素電極17c(� �イナス極性)を含む副画素は「暗」、画素電� ��17d(マイナス極性)を含む副画素は「明」、� �素電極17C(プラス極性)を含む副画素は「明」、画素電極17D(プラス極性)を含む副画素は「� ��」、画素電極17a(プラス極性)を含む副画素� �「暗」、画素電極17b(プラス極性)を含む副画素は「明」となり、全体としては、図7(d)の� �うになる。このように、本駆動方法によれ� �、各フレームにおいて明副画素と暗副画素� �を市松状に配するとともに、明副画素と暗� �画素とを1フレーム単位で入れ替えることが� ��きるため、表示品位の向上が可能となる。

図50は図1・40に示す液晶パネルを備えた� �液晶表示装置の他の駆動方法を示すタイミ� �グチャートである。この駆動方法では、図50 に示されるように、一水平走査期間内に、まず、1つの画素に設けられた2つの画素電極に� ��通電極電位を供給した状態で一方の画素電� ��に接続するトランジスタをOFFし、ついで他� ��の画素電極に信号電位を書き込む。例えば� ��走査信号線16aの水平走査期間冒頭のチャー� ��シェア期間に走査信号線16bをON・OFFする。� �うすれば、チャージシェア期間に、画素電� �17a・17bに共通電極電位を供給した状態で画� �電極17bに接続するトランジスタ12bをOFFする� �とができ、この時点で画素電極17bをディス� �ャージすることができる。すなわち、一水� �走査期間に、まず画素電極17bをディスチャ� �ジし、引き続いて画素電極17aに信号電位を� �き込むことができる。これにより、走査信� �線16aがOFFした後の画素電極17bの電位(すなわ� ��暗副画素の輝度)を、1フレーム前に画素電� �17bに書き込まれた信号電位に影響されない� �望の値とすることができる。

なお、図50の駆動方法では一水平走査期� �内に一方の画素電極のディスチャージと他� �の画素電極への信号電位の書き込みとを行� �ているがこれに限定されない。一方の画素� �極のディスチャージと他方の画素電極への� �号電位の書き込みとを別の水平走査期間に� �ってもよい。例えば図51に示すように、走査信号線16aの水平走査期間の1つ前(1H前)にあた� ��水平走査期間のチャージシェア期間に、走� ��信号線16a・16bを同期してON・OFFする(これに� ��り画素電極17bをディスチャージする)こともできる。なお、2H前や3H前にこれを行っても� �わない。

さらに、図52に示すように、いわゆる黒� �入によって画素電極のディスチャージを行� �こともできる。例えば、走査信号線16aの水� �走査期間の1/3V(垂直走査期間)程度前にあた� �複数の水平走査期間それぞれのチャージシ� �ア期間に、走査信号線16a・16bを同期してON・ OFFする。こうすれば、画素電極17a・17bに黒書き込みを行うと同時に画素電極17bをディスチャージすることができる。この場合、2/3Vは� �ータ表示で1/3Vの期間は黒表示となり、動画� ��示時の尾引き等を抑制することができる。� ��お、黒挿入によるディスチャージは、信号� ��位の書き込みより1/3V程度前に行うことが望ましいが、書き込みより1/5V前~1/2V前(書き込� �の1/2V後~4/5V後)に行えばよい。

図8は図1・40に示す液晶パネルを備えた本液晶表示装置のさらに他の駆動方法を示すタイミングチャートである。この駆動方法では、図8に示されるように、1画素に対応する2本の走査信号線につき、連続する2フレームの� �フレームでは一方を選択し、次に連続する2� ��レームの各フレームでは他方を選択し、デ� ��タ信号線に供給する信号電位の極性を1水平走査期間(1H)ごとに反転させるとともに、各� �レームにおける同一番目の水平走査期間に� �給される信号電位の極性を1フレーム単位で� ��転させ、かつ同一水平走査期間においては� ��接する2本のデータ信号線に逆極性の信号電位を供給し、各水平走査期間の冒頭にはチャージシェアを行ってもよい。

具体的には、連続するフレームF1~フレー� ��F4において、F1では、1画素に対応する上下2� ��の走査信号線(図1参照)のうち上側(例えば、走査信号線16c・16a・16e)を選択し、隣接する2� ��のデータ信号線の一方(例えば、データ信号線15x)には、1番目の水平走査期間(例えば、画素電極17cの書き込み期間含む)にプラス極性� �信号電位を供給し、2番目の水平走査期間(例えば、画素電極17aの書き込み期間含む)にマ� �ナス極性の信号電位を供給し、3番目の水平� ��査期間(例えば、画素電極17eの書き込み期間含む)にプラス極性の信号電位を供給し、上� �2本のデータ信号線の他方(例えば、データ信号線15X)には、1番目の水平走査期間(例えば、画素電極17Cの書き込み期間含む)にマイナス� �性の信号電位を供給し、2番目の水平走査期� ��(例えば、画素電極17Aの書き込み期間含む)� �プラス極性の信号電位を供給し、3番目の水� ��走査期間(例えば、画素電極17Eの書き込み期間含む)にマイナス極性の信号電位を供給す� �。これにより、図8に示すように、画素電極1 7c(プラス極性)を含む副画素は明副画素(以下� ��「明」)、画素電極17d(プラス極性)を含む副� ��素は暗副画素(以下、「暗」)、画素電極17C(� ��イナス極性)を含む副画素は「暗」、画素電極17D(マイナス極性)を含む副画素は「明」、� ��素電極17a(マイナス極性)を含む副画素は「� �」、画素電極17b(マイナス極性)を含む副画素は「暗」となり、全体としては、図9(a)のよ� �になる。

また、F2では、1画素に対応する上下2本の走査信号線(図1参照)のうち上側(例えば、走� �信号線16c・16a・16e)を選択し、隣接する2本のデータ信号線の一方(例えば、データ信号線15 x)には、1番目の水平走査期間(例えば、画素� �極17cの書き込み期間含む)にマイナス極性の� ��号電位を供給し、2番目の水平走査期間(例� �ば、画素電極17aの書き込み期間含む)にプラ� ��極性の信号電位を供給し、3番目の水平走査期間(例えば、画素電極17eの書き込み期間含� �)にマイナス極性の信号電位を供給し、上記2 本のデータ信号線の他方(例えば、データ信� �線15X)には、1番目の水平走査期間(例えば、� �素電極17Cの書き込み期間含む)にプラス極性� ��信号電位を供給し、2番目の水平走査期間(� �えば、画素電極17Aの書き込み期間含む)にマ� ��ナス極性の信号電位を供給し、3番目の水平走査期間(例えば、画素電極17Eの書き込み期� �含む)にプラス極性の信号電位を供給する。� ��れにより、図8に示すように、画素電極17c(� �イナス極性)を含む副画素は「明」、画素電� ��17d(マイナス極性)を含む副画素は「暗」、� �素電極17C(プラス極性)を含む副画素は「暗」、画素電極17D(プラス極性)を含む副画素は「� ��」、画素電極17a(プラス極性)を含む副画素� �「明」、画素電極17b(プラス極性)を含む副画素は「暗」となり、全体としては、図9(b)の� �うになる。

また、F3では、1画素に対応する上下2本の走査信号線(図1参照)のうち下側(例えば、走� �信号線16d・16b・16f)を選択し、隣接する2本のデータ信号線の一方(例えば、データ信号線15 x)には、1番目の水平走査期間(例えば、画素� �極17cの書き込み期間含む)にプラス極性の信� ��電位を供給し、2番目の水平走査期間(例え� �、画素電極17aの書き込み期間含む)にマイナ� ��極性の信号電位を供給し、3番目の水平走査期間(例えば、画素電極17eの書き込み期間含� �)にプラス極性の信号電位を供給し、上記2本のデータ信号線の他方(例えば、データ信号� �15X)には、1番目の水平走査期間(例えば、画� �電極17Cの書き込み期間含む)にマイナス極性� ��信号電位を供給し、2番目の水平走査期間(� �えば、画素電極17Aの書き込み期間含む)にプ� ��ス極性の信号電位を供給し、3番目の水平走査期間(例えば、画素電極17Eの書き込み期間� �む)にマイナス極性の信号電位を供給する。� ��れにより、図8に示すように、画素電極17c(� �ラス極性)を含む副画素は「暗」、画素電極1 7d(プラス極性)を含む副画素は「明」、画素� �極17C(マイナス極性)を含む副画素は「明」、画素電極17D(マイナス極性)を含む副画素は「� ��」、画素電極17a(マイナス極性)を含む副画� �は「暗」、画素電極17b(マイナス極性)を含む副画素は「明」となり、全体としては、図9(c )のようになる。

また、F4では、1画素に対応する上下2本の走査信号線(図1参照)のうち下側(例えば、走� �信号線16d・16b・16f)を選択し、隣接する2本のデータ信号線の一方(例えば、データ信号線15 x)には、1番目の水平走査期間(例えば、画素� �極17cの書き込み期間含む)にマイナス極性の� ��号電位を供給し、2番目の水平走査期間(例� �ば、画素電極17aの書き込み期間含む)にプラ� ��極性の信号電位を供給し、3番目の水平走査期間(例えば、画素電極17eの書き込み期間含� �)にマイナス極性の信号電位を供給し、上記2 本のデータ信号線の他方(例えば、データ信� �線15X)には、1番目の水平走査期間(例えば、� �素電極17Cの書き込み期間含む)にプラス極性� ��信号電位を供給し、2番目の水平走査期間(� �えば、画素電極17Aの書き込み期間含む)にマ� ��ナス極性の信号電位を供給し、3番目の水平走査期間(例えば、画素電極17Eの書き込み期� �含む)にプラス極性の信号電位を供給する。� ��れにより、図8に示すように、画素電極17c(� �イナス極性)を含む副画素は「暗」、画素電� ��17d(マイナス極性)を含む副画素は「明」、� �素電極17C(プラス極性)を含む副画素は「明」、画素電極17D(プラス極性)を含む副画素は「� ��」、画素電極17a(プラス極性)を含む副画素� �「暗」、画素電極17b(プラス極性)を含む副画素は「明」となり、全体としては、図9(d)の� �うになる。このように、本駆動方法によれ� �、各フレームにおいて明副画素と暗副画素� �を市松状に配するとともに、明副画素と暗� �画素とを2フレーム単位で入れ替えることが� ��きるため、表示品位の向上が可能となる。

なお、図6の駆動方法においては、図17に� ��すようにチャージシェアを行わないことも� ��能である。また、図6の駆動方法においては、図18に示すように列方向に隣接する2画素の一方の書き込み期間と他方の書き込み期間との間隔をなくす(Gc、Ga、およびGeを、間隔を� �かずに順次アクティブとし、Gd、Gb、およびG fを、間隔をおかずに順次アクティブとする)� ��とも可能である。

図19は本液晶表示装置のゲートドライバ� �構成を示す回路図である。図19に示されるように、ゲートドライバGDはシフトレジスタ45� �列方向に並ぶ複数のAND回路(66a~66f)、および� �力回路46を備える。シフトレジスタ45には、� ��ートスターとパルス信号GSPとゲートクロッ� ��信号GCKとが入力される。シフトレジスタ45� �各段の出力は2系統に分かれ、その一方が奇� ��番目のAND回路に入力され、これと隣り合う� ��数番目のAND回路に他方が入力される。また� ��ゲートドライバ出力制御信号GOEは2系統の信号(OEx・OEy)からなり、奇数番目のAND回路に信� ��OEyの反転信号が入力され、偶数番目のAND回� ��に信号OExの反転信号が入力される。そして� ��1つのAND回路の出力は出力回路46を経てゲー� ��オンパルス信号となり、1本の走査信号線に供給される。

例えば、シフトレジスタ45のある段から� �出力が2系統に分かれており、その一方QcがAN D回路66cに入力され、他方QdがAND回路66dに入力される。また、AND回路66cには信号OEyが入力され、AND回路66dには信号OExが入力される。そして、AND回路66cの出力は出力回路46を経てゲー� ��オンパルス信号Gcとなり、走査信号線16cに� �給される。また、AND回路66dの出力は出力回� �46を経てゲートオンパルス信号Gdとなり、走� ��信号線16dに供給される。同様に、シフトレ� ��スタ45の他段からの出力が2系統に分かれて� ��り、その一方QaがAND回路66aに入力され、他� �QbがAND回路66bに入力される。また、AND回路66a には信号OEyが入力され、AND回路66bには信号OEx が入力される。そして、AND回路66aの出力は出力回路46を経てゲートオンパルス信号Gaとな� �、走査信号線16aに供給される。また、AND回� �66bの出力は出力回路46を経てゲートオンパルス信号Gbとなり、走査信号線16bに供給される� ��

図20は図19のゲートドライバの動作を示すタイミングチャートである。同図に示されるように、例えば、信号OExは、奇数フレームでは常に「H」、偶数フレームでは各水平走査� �間の後端部で「H」となる一方、信号OEyは、� ��数フレームでは常に「L」、奇数フレームでは各水平走査期間の後端部で「H」となる。� �れにより、奇数フレームでは、ゲートオン� �ルス信号Gc、Ga、およびGeを、間隔をおいて� �次「H」(アクティブ)とし、偶数フレームで� �、ゲートオンパルス信号Gd、Gb、およびGfを� �間隔をおいて順次「H」(アクティブ)とする� �とができ、図6に示すような駆動が実現され� ��。なお、上記ゲートドライバにおいては、� ��21に示すように、ゲートドライバ出力制御� �号GOEが奇数番目のAND回路に入力され、これ� �隣り合う偶数番目のAND回路にGOEの反転信号� �入力される構成でも構わない。図22は図21の� ��ートドライバの動作を示すタイミングチャ� ��トであり、例えばGOEは、奇数フレームでは� ��に「L」、偶数フレームでは常に「H」とな� �。これにより、奇数フレームでは、ゲート� �ンパルス信号Gc、Ga、およびGeを、間隔をお� �ずに順次「H」(アクティブ)とし、偶数フレ� �ムでは、ゲートオンパルス信号Gd、Gb、およ� ��Gfを、間隔をおかずに順次「H」(アクティブ )とすることができ、図18に示すような駆動が実現される。なお、図19の構成では、ゲート� ��ンパルス(書き込みパルス)の幅を適宜設定� �きるというメリットがあるし、図21の構成では、GOE信号を1系統にすることができるとい� �メリットがある。さらに、図19や図21の構成� ��は、1画素に対応する2つの走査信号線それ� �れに供給するゲートオンパルス信号を1つの� ��フトレジスタの同一段からの出力を用いて� ��成することができ、ドライバ構成を簡略化� ��ることができるというメリットがある。

〔実施の形態2〕
本液晶パネルを図10のように構成すること� �できる。図10の液晶パネル5bでは、図1の液晶パネル5aと異なり、全ての画素が同一構造と� ��っている。すなわち、液晶パネル5aでは行� �向に隣接する(2本の走査信号線を共有する)2� ��の画素に含まれる4つの画素電極につき、斜め向かいに配された2つの画素電極同士が同� �の走査信号線に接続されるが、液晶パネル5b では、該4つの画素電極につき、行方向に隣� �して配された2つの画素電極同士が同一の走� ��信号線に接続される。

液晶パネル5bでは、1つの画素に対応して1 本のデータ信号線と2本の走査信号線とが設� �られており、画素100に設けられた2つの画素� ��極17c・17d、画素101に設けられた2つの画素電極17a・17b、および画素102に設けられた2つの� �素電極17e・17fが一列に配されるともに、画� �103に設けられた2つの画素電極17C・17D、画素1 04に設けられた2つの画素電極17A・17B、および画素105に設けられた2つの画素電極17E・17Fが� �列に配され、画素電極17cと17C、画素電極17d� �17D、画素電極17aと17A、画素電極17bと17B、お� �び画素電極17eと17E、画素電極17fと17Fがそれ� �れ行方向に隣接している。

例えば、画素101では、画素電極17aおよび1 7bが結合容量C101を介して接続され、画素電極 17aが、走査信号線16aに接続されたトランジスタ12aを介してデータ信号線15xに接続され、画素電極17bが、走査信号線16bに接続されたトランジスタ12bを介してデータ信号線15xに接続され、画素電極17aおよび保持容量配線18x間に保持容量Chaが形成され、画素電極17bおよび保持容量配線18x間に保持容量Chbが形成され、画素電極17aおよび共通電極com間に液晶容量Claが形成され、画素電極17bおよび共通電極com間に液晶容量Clbが形成されている。

また、画素101と行方向に隣接する画素104� ��は、画素電極17Aおよび17Bが結合容量C104を介して接続され、画素電極17Aが、走査信号線16a に接続されたトランジスタ12Aを介してデータ信号線15Xに接続され、画素電極17Bが、走査信号線16bに接続されたトランジスタ12Bを介してデータ信号線15Xに接続され、画素電極17Aおよび保持容量配線18x間に保持容量ChAが形成され、画素電極17Bおよび保持容量配線18x間に保持容量ChBが形成され、画素電極17Aおよび共通電極com間に液晶容量ClAが形成され、画素電極17B および共通電極com間に液晶容量ClBが形成されている。

液晶パネル5bを備えた液晶表示装置(ノー� ��リブラックモードの液晶表示装置)の各走査信号線(16a~16f)およびデータ信号線(15x・15X)の� ��動方法は、液晶パネル5aを備えた液晶表示� �置のそれと同様である。これにより、1つの� ��画素が、あるフレームでは明副画素、別の� ��レームでは暗副画素となるため、同一副画� ��が常に明副画素であったり常に暗副画素で� ��ったりする構成と比較して各副画素で輝度� ��時間的積分値を均一化でき、表示品位を向� ��させることができる。また、列方向に隣接� ��る2つの副画素の一方が明副画素となるフレームでは他方が暗画素となるため、明画素同士が列方向に隣接したり、暗画素同士が列方向に隣接したりする構成と比較してざらつき感(ジャギー感)を抑制することができる。ま� ��、明画素同士が行方向に隣接したり、暗画� ��同士が行方向に隣接したりしつつ、同一副� ��素が常に明副画素であったり常に暗副画素� ��あったりする構成と比較して表示ムラ(例えば、横縞状のムラ)やざらつき感(ジャギー感) を抑制することができる。

液晶パネル5bの一具体例を図11に示す。なお、図11の液晶パネルにおける画素配置、デ� ��タ信号線、および走査信号線の配置は、図2 の液晶パネルのそれらと同様である。図11に� ��すように、画素101では、走査信号線16a上に� ��トランジスタ12aのソース電極8aおよびドレ� �ン電極9aが形成され、走査信号線16b上に、トランジスタ12bのソース電極8bおよびドレイン� ��極9bが形成されている。ソース電極8aはデータ信号線15xに接続される。ドレイン電極9aは� ��レイン引き出し配線27aに接続され、ドレイ� ��引き出し配線27aはコンタクト電極77aおよび� ��合容量電極37aに接続され、コンタクト電極7 7aはコンタクトホール11aを介して画素電極17a� ��接続されるとともに、結合容量電極37aは層� ��絶縁膜を介して画素電極17bと重なっている� ��これにより、結合容量電極37aおよび画素電� ��17bの重なり部分に、画素電極17a・17b間の結� ��容量C101(図10参照)が形成される。また、ソ� �ス電極8bはデータ信号線15xに接続される。ドレイン電極9bはドレイン引き出し配線27bに接� ��され、ドレイン引き出し配線27bはコンタク� ��電極77bおよび結合容量電極37bに接続され、� ��ンタクト電極77bはコンタクトホール11bを介� ��て画素電極17bに接続されるとともに、結合� ��量電極37bは層間絶縁膜を介して画素電極17a� ��重なっている。これにより、結合容量電極3 7bおよび画素電極17aの重なり部分に、画素電� ��17a・17b間の結合容量C101(図10参照)が形成さ� �る。さらに、結合容量電極37a・37bそれぞれ� �ゲート絶縁膜を介して保持容量配線18xと重� �っている。これにより、結合容量電極37aお� �び保持容量配線18xの重なり部分に保持容量Ch a(図10参照)が形成され、結合容量電極37bおよ� ��保持容量配線18xの重なり部分に保持容量Chb( 図10参照)が形成される。

なお、図11に示されるように、上記画素� �極17a・17b、ドレイン引き出し配線27a・27b、� �ンタクト電極77a・77b、コンタクトホール11a� �11b、および結合容量電極37a・37bは、これら� �走査信号線16a側および走査信号線16b側それ� �れから視たときの平面形状および平面配置� �一致するように画素101内に設けられている� �また、ドレイン電極9aおよびドレイン引き出し配線27aと走査信号線16aとの重なり面積(両� �間の寄生容量Cgd)は、ドレイン電極9bおよび� �レイン引き出し配線27bと走査信号線16bとの� �なり面積(両者間の寄生容量Cgd)に実質的に等しくなっている。こうすれば、画素電極17aを含む副画素が明副画素となる場合の引き込み電圧と、画素電極17bを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素100の構成(各部材の形状および配置並� �に接続関係)は画素101のそれと同じである。

また、画素104では、走査信号線16a上に、� ��ランジスタ12Aのソース電極8Aおよびドレイ� �電極9Aが形成され、走査信号線16b上に、トランジスタ12Bのソース電極8Bおよびドレイン電� ��9Bが形成されている。ソース電極8Aはデータ信号線15Xに接続される。ドレイン電極9Aはド� ��イン引き出し配線27Aに接続され、ドレイン� ��き出し配線27Aはコンタクト電極77Aおよび結� ��容量電極37Aに接続され、コンタクト電極77A� ��コンタクトホール11Aを介して画素電極17Aに� ��続されるとともに、結合容量電極37Aは層間� ��縁膜を介して画素電極17Bと重なっており、� ��れによって画素電極17A・17B間の結合容量C101 (図10参照)が形成される。また、ソース電極8B はデータ信号線15Xに接続される。ドレイン電極9Bはドレイン引き出し配線27Bに接続され、� ��レイン引き出し配線27Bはコンタクト電極77B� ��よび結合容量電極37Bに接続され、コンタク� ��電極77Bはコンタクトホール11Bを介して画素� ��極17Bに接続されるとともに、結合容量電極3 7Bは層間絶縁膜を介して画素電極17Aと重なっ� ��おり、これによって画素電極17A・17B間の結� ��容量C101(図10参照)が形成される。さらに、� �合容量電極37A・37Bそれぞれがゲート絶縁膜� �介して保持容量配線18xと重なっており、こ� �によって、保持容量ChA・ChB(図1参照)が形成� �れる。

なお、図11に示されるように、上記画素� �極17A・17B、ドレイン引き出し配線27A・27B、� �ンタクト電極77A・77B、コンタクトホール11A� �11B、および結合容量電極37A・37Bは、これら� �走査信号線16a側および走査信号線16b側それ� �れから視たときの平面形状および平面配置� �一致するように画素104内に設けられている� �また、ドレイン電極9Aおよびドレイン引き出し配線27Aと走査信号線16Aとの重なり面積(両� �間の寄生容量Cgd)は、ドレイン電極9Bおよび� �レイン引き出し配線27Bと走査信号線16Bとの� �なり面積(両者間の寄生容量Cgd)に実質的に等しくなっている。こうすれば、画素電極17aを含む副画素が明副画素となる場合の引き込み電圧と、画素電極17bを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素103の構成(各部材の形状および配置並� �に接続関係)は画素104のそれと同じである。

液晶パネル5bのさらに他の具体例を図12に示す。図12の液晶パネルにおける画素配置、� ��ータ信号線、および走査信号線の配置は、� ��2の液晶パネルのそれらと同様である。図12� ��示すように、画素101では、走査信号線16a上� ��、トランジスタ12aのソース電極8aおよびド� �イン電極9aが形成され、走査信号線16b上に、トランジスタ12bのソース電極8bおよびドレイ� ��電極9bが形成されている。ソース電極8aはデータ信号線15xに接続される。ドレイン電極9a� ��ドレイン引き出し配線およびコンタクトホ� ��ル11aを介して画素電極17aに接続され、画素� ��極17aはコンタクトホール41aを介して保持容� ��電極67aに接続され、保持容量電極67aは結合� ��量電極37aに繋がり、さらに、結合容量電極3 7aは層間絶縁膜を介して画素電極17bと重なっ� ��おり、これによって、画素電極17a・17b間の� ��合容量C101(図10参照)が形成される。また、� �ース電極8bはデータ信号線15xに接続される。ドレイン電極9bはドレイン引き出し配線およ� ��コンタクトホール11bを介して画素電極17bに� ��続され、画素電極17bはコンタクトホール41b� ��介して保持容量電極67bに接続され、保持容� ��電極67bは結合容量電極37bに繋がり、さらに� ��結合容量電極37bは層間絶縁膜を介して画素� ��極17aと重なっており、これによって、画素� ��極17a・17b間の結合容量C101(図10参照)が形成� �れる。

図12の液晶パネル5bでは、結合容量電極37bが保持容量電極67bの走査信号線16a側に配されて画素電極17aと重なり、結合容量電極37aが保持容量電極67aの走査信号線16b側に配されて画素電極17bと重なっているため、結合容量電極37a ・37bのアライメントが列方向にずれても両者間で結合容量の値を補償し合うというメリットがある。
なお、保持容量電極67a・67bはそれぞれ、ゲート絶縁膜を介して保持容量配線18xと重なっており、これによって、保持容量Cha・Chb(図10参照)が形成される。なお、画素100・103・104の� �成(各部材の形状および配置並びに接続関係) は画素101のそれと同じである。

なお、液晶パネル5bから保持容量配線(18x~ 18z)を除くことも可能であり、この場合、図41 のような構成となる。この構成は遮光性の保持容量配線がない分、開口率の点で有利である。

図13は図10・41に示す液晶パネルを備えた� ��液晶表示装置(ノーマリブラックモードの液晶表示装置)の駆動方法を示すタイミングチ� �ートである。なお、SVおよびsvは、隣接する2 本のデータ信号線(例えば、15x・15X)それぞれ� ��供給される信号電位を示し、Ga~Gfは走査信� �線16a~16fに供給されるゲートオンパルス信号� ��Vc・Vd・Va・Vb・VC・VDはそれぞれ、画素電極1 7c・17d・17a・17b・17C・17Dの電位を示し、shは� �ャージシェア信号を示している。なお、チ� �ージシェア信号がアクティブ(「H」)の期間� �、全データ信号線が互いに短絡されたり、� �部から全データ信号線に同一電位が供給さ� �たりすることによってチャージシェアが行� �れる。図13に示すように、各フレーム(F1~F4)� �おけるデータ信号線(15x・15X)、および走査信号線(16a~16f)の駆動方法は図6のそれらと同一� �あり、これによってF1では図14(a)のような表� ��が、F2では図14(b)のような表示が、F3では図1 4(c)のような表示が、F4では図14(d)のような表� ��が得られる。

図15は図10・41に示す液晶パネルを備えた� ��液晶表示装置の他の駆動方法を示すタイミ� ��グチャートである。図15に示すように、各� �レーム(F1~F4)におけるデータ信号線(15x・15X)� �および走査信号線(16a~16f)の駆動方法は図8の� ��れらと同一であり、これによってF1では図16 (a)のような表示が、F2では図16(b)のような表� �が、F3では図16(c)のような表示が、F4では図16 (d)のような表示が得られる。

本実施の形態のさらに他の構成を図55に� �す。図55に示す液晶パネルでは、画素101に対応する2つの走査信号線16a・16bが、画素101の� �端に配され、該画素を横切るように保持容� �配線18xが設けられる。また、画素101に、列� �向(データ信号線15xの延伸方向)に視てZ字形� �をなす画素電極17bと、これと嵌め合うよう� �その両側に配された2つの画素電極17a・17uと� ��層間絶縁膜を介して画素電極17bと重なる結� ��容量電極37aとが設けられている。なお、走� ��信号線16a上にトランジスタ12aが形成され、� ��査信号線16b上にトランジスタ12bが形成され� ��トランジスタ12aのドレイン電極はドレイン� ��き出し配線27aおよびコンタクトホール11aを� ��して画素電極17aに接続され、トランジスタ1 2bのドレイン電極はコンタクトホール11bを介� ��て画素電極17bに接続され、トランジスタTr12 a・12bのソース電極はデータ信号線15xに接続� �れている。

結合容量電極37a(層間絶縁膜を介して画素電極17bと重なる)は平行四辺形形状であり、� �の両側に連結配線119a・119uが接続され、さらに、連結配線119aはコンタクトホール11aiを介� ��て画素電極17aに接続され、連結配線119uはコンタクトホール11uiを介して画素電極17uに接� �されている。これにより、結合容量電極37a� �よび画素電極17bの重なり部分に、画素電極17 a・17uおよび画素電極17b間の結合容量が形成� �れる。

また、画素101には、ゲート絶縁膜を介し� ��保持容量配線18xと重なるように、保持容量� ��極67b・67uが行方向(走査信号線の延伸方向)� �並べられており、画素電極17bはコンタクト� �ール11bjを介して保持容量電極67bに接続され� ��とともに、画素電極17uはコンタクトホール1 1ujを介して保持容量電極67uに接続されている。これにより、保持容量電極67bおよび保持容量配線18xの重なり部分に画素電極17bおよび保持容量配線18x間の保持容量が形成され、保持容量電極67uおよび保持容量配線18xの重なり部分に画素電極17a・17uおよび保持容量配線18x間の保持容量が形成される。

図55の液晶パネルでは画素電極17bと画素� �極17aとの間隙、および画素電極17bと画素電� �17uとの間隙を配向規制用構造物として機能� �せることができる。なお、本液晶パネルを� �えた液晶表示装置でも、所定のフレームで� �走査信号線16aが走査される一方、それ以外� �フレームで走査信号線16bが走査され、走査� �号線16aが走査されるフレームでは、画素電� �17aを含む副画素と画素電極17uを含む副画素� �が明副画素、画素電極17bを含む副画素が暗� �画素となり、走査信号線16bが走査されるフ� �ームでは、画素電極17aを含む副画素と画素� �極17uを含む副画素とが暗副画素、画素電極17 bを含む副画素が明副画素となる。

本実施の形態のさらに他の構成を図58に� �す。図58に示す液晶パネルでは、画素101に対応する2つの走査信号線16a・16bが、画素101の� �端に配され、該画素を横切るように保持容� �配線18xが設けられる。また、画素101に、列� �向(データ信号線15xの延伸方向)に視てZ字形� �をなす画素電極17bと、これと嵌め合うよう� �その両側に配された2つの画素電極17a・17uと� ��層間絶縁膜を介して画素電極17a・17b・17uそ� ��ぞれと重なる結合容量電極37iと、層間絶縁� ��を介して画素電極17a・17b・17uそれぞれと重� ��る結合容量電極37jとが設けられている。な� ��、走査信号線16a上にトランジスタ12aが形成� ��れ、走査信号線16b上にトランジスタ12bが形� ��され、トランジスタ12aのドレイン電極はド� ��イン引き出し配線27aおよびコンタクトホー� ��11aを介して画素電極17aに接続され、トラン� ��スタ12bのドレイン電極はコンタクトホール1 1bを介して画素電極17bに接続され、トランジ� ��タTr12a・12bのソース電極はデータ信号線15x� �接続されている。

結合容量電極37i・37jはともに行方向を長� ��方向とする長方形形状であり、保持容量配� ��18x上に列方向に並べられている。このため� ��結合容量電極37iの全体および結合容量電極3 7jの全体がゲート絶縁膜を介して保持容量配� ��18xと重なっている。さらに、結合容量電極3 7iは、コンタクトホール11aiを介して画素電極 17aに接続されるとともに、コンタクトホール 11uiを介して画素電極17uに接続されている。� �た、結合容量電極37jは、コンタクトホール11 bjを介して画素電極17bに接続されている。

したがって、結合容量電極37iおよび画素� ��極17bの重なり部分に第1結合容量が形成され、結合容量電極37jおよび画素電極17aの重なり部分と結合容量電極37jおよび画素電極17uの重なり部分とに第2結合容量が形成され、第1お� ��び第2結合容量が並列接続された構成となる。加えて、結合容量電極37iおよび保持容量配線18xの重なり部分に、画素電極17a・17uおよび保持容量配線18x間の保持容量が形成され、結合容量電極37jおよび保持容量配線18xの重なり部分に、画素電極17bおよび保持容量配線18x間の保持容量が形成される。

図58の液晶パネルでは画素電極17bと画素� �極17aとの間隙、および画素電極17bと画素電� �17uとの間隙を配向規制用構造物として機能� �せることができる。なお、本液晶パネルを� �えた液晶表示装置でも、所定のフレームで� �走査信号線16aが走査される一方、それ以外� �フレームで走査信号線16bが走査され、走査� �号線16aが走査されるフレームでは、画素電� �17aを含む副画素と画素電極17uを含む副画素� �が明副画素、画素電極17bを含む副画素が暗� �画素となり、走査信号線16bが走査されるフ� �ームでは、画素電極17aを含む副画素と画素� �極17uを含む副画素とが暗副画素、画素電極17 bを含む副画素が明副画素となる。

〔実施の形態3〕
図24は本液晶パネルの一部を示す等価回路� �である。図24に示すように、液晶パネル5cは� ��列方向(図中上下方向)に延伸するデータ信� �線(15x・15X)、行方向(図中左右方向)に延伸す� ��走査信号線(16a~16f)、行および列方向に並べ� ��れた画素(100~105)、および共通電極(対向電極 )comを備え、奇数番目の画素列に含まれる各� �素の構造は同一であり、偶数番目の画素列� �含まれる各画素の構造も同一であるが、奇� �番目の画素列に含まれる各画素の構造と偶� �番目の画素列に含まれる各画素の構造とが� �なっている。液晶パネル5cはCsオンゲート構� ��であるため、図1の液晶パネル5aに設けられ� ��ような保持容量配線(18x~18z)が不要になると� ��うメリットがある。なお、画素100~102が含まれる画素列と、画素103~105が含まれる画素列� �が隣接している。

液晶パネル5cでは、1つの画素に対応して1 本のデータ信号線と2本の走査信号線とが設� �られており、画素100に設けられた2つの画素� ��極17c・17d、画素101に設けられた2つの画素電極17a・17b、および画素102に設けられた2つの� �素電極17e・17fが一列に配されるともに、画� �103に設けられた2つの画素電極17C・17D、画素1 04に設けられた2つの画素電極17A・17B、および画素105に設けられた2つの画素電極17E・17Fが� �列に配され、画素電極17cと17C、画素電極17d� �17D、画素電極17aと17A、画素電極17bと17B、お� �び画素電極17eと17E、画素電極17fと17Fがそれ� �れ行方向に隣接している。

そして、例えば画素101では、画素電極17a� ��よび17bが結合容量C101を介して接続され、画素電極17aが、走査信号線16aに接続されたトランジスタ12aを介してデータ信号線15xに接続され、画素電極17bが、走査信号線16bに接続されたトランジスタ12bを介してデータ信号線15xに接続され、画素電極17aおよび走査信号線16d間に保持容量Chaが形成され、画素電極17bおよび走査信号線16e間に保持容量Chbが形成され、画素電極17aおよび共通電極com間に液晶容量Claが形成され、画素電極17bおよび共通電極com間に液晶容量Clbが形成されている。

一方、画素101と行方向に隣接する画素104� ��は、画素電極17Aおよび17Bが結合容量C104を介して接続され、画素電極17Aが、走査信号線16b に接続されたトランジスタ12Bを介してデータ信号線15Xに接続され、画素電極17Bが、走査信号線16aに接続されたトランジスタ12Aを介してデータ信号線15Xに接続され、画素電極17Aおよび走査信号線16d間に保持容量ChAが形成され、画素電極17Bおよび走査信号線16e間に保持容量 ChBが形成され、画素電極17Aおよび共通電極com 間に液晶容量ClAが形成され、画素電極17Bおよび共通電極com間に液晶容量ClBが形成されている。

液晶パネル5cを備えた液晶表示装置では� �1つの画素に対応する2本の走査信号線について、連続するn(nは複数)フレームの各フレー� �では一方を選択し、次に連続するnフレーム� ��各フレームでは他方を選択し、かつ前半のn フレームと後半のnフレームとで走査方向を� �向きにする。具体的には、連続するn(例えば、n=60)フレームの各フレームでは走査信号線1 6d・16b・16fをこの順に選択する一方、次に連� ��するnフレームの各フレームでは走査信号線 16e、16a、16cをこの順に選択する。例えば、走査信号線16dに続いて走査信号線16bが選択された場合、画素電極17bはデータ信号線15xに(ト� �ンジスタ12bを介して)接続されるとともに、� ��素電極17bと該フレームでは選択されない走� ��信号線16eとの間に保持容量Chbが形成され、� ��素電極17bを含む副画素は「明」副画素とな� ��一方、画素電極17aはデータ信号線15xに(トランジスタ12bおよび画素電極17bを介して)容量� �合されるとともに、画素電極17aと直前に走� �が終了した走査信号線16dとの間に保持容量Ch aが形成され、画素電極17aを含む副画素は「� �」副画素となる。また、走査信号線16eに続� �て走査信号線16aが選択された場合、画素電� �17aはデータ信号線15xに(トランジスタ12aを介� ��て)接続されるとともに、画素電極17aと該フレームでは選択されない走査信号線16dとの間に保持容量Chaが形成され、画素電極17aを含む副画素は「明」副画素となる一方、画素電極 17bはデータ信号線15xに(トランジスタ12aおよ� �画素電極17aを介して)容量結合されるととも� ��、画素電極17bと直前に走査が終了した走査� ��号線16eとの間に保持容量Chbが形成され、画� ��電極17bを含む副画素は「暗」副画素となる� ��

このように、本液晶表示装置では、副画� ��内の画素電極が、あるフレームでは(トランジスタを介して)データ信号線に接続され、� �のフレームでは(トランジスタおよび他の画� ��電極を介して)データ信号線に容量結合されることになり、データ信号線に接続されるフレームでは該画素電極に引き込み電圧を考慮した信号電位を供給することができるため、該副画素の液晶層にDC電圧がかかり難く(該副画素を焼き付き難く)することができる。

本構成では、nを偶数とし、上記2本の走� �信号線それぞれに接続する画素電極に供給� �れる信号電位の極性を、1フレーム単位で反� ��させるようにする。例えば、連続するn(nは� ��数)フレームの各フレームでは走査信号線16a を選択し、次に連続するnフレームの各フレ� �ムでは走査信号線16bを選択する場合には、� �素電極17a・17bに供給される信号電位の極性� �1フレーム単位で反転させるようにする。こ� ��すれば、各副画素およびその画素電極につ� ��て、画素電極の電位がプラス極性で明副画� ��になるフレームの数(それらの合計期間)と� �画素電極の電位がマイナス極性で明副画素� �なるフレームの数(それらの合計期間)とを等しく、かつ、画素電極の電位がプラス極性で暗副画素になるフレームの数(それらの合計� �間)と、画素電極電位がマイナス極性で暗副� ��素になるフレームの数(それらの合計期間)� �を等しくすることができ、各副画素の液晶� �にDC電圧がかかり難く(該副画素を焼き付き� �く)することができる。

また、行方向に隣接する(2本の走査信号� �を共有する)2つの画素に含まれる4つの画素� �極につき、斜め向かいに配された2つの画素� ��極同士が同一の走査信号線に接続されるた� ��、行方向に隣接する2つの副画素の一方が明副画素となるフレームでは他方が暗副画素となる。これにより、明副画素同士が行方向に隣接したり、暗副画素同士が行方向に隣接したりする構成と比較して表示ムラ(例えば、� �縞状のムラ)やざらつき感(ジャギー感)を抑� �することができる。また、列方向に隣接す� �2つの副画素の一方が明副画素となるフレー� ��では他方が暗画素となるため、明画素同士� ��列方向に隣接したり、暗画素同士が列方向� ��隣接したりする構成と比較してざらつき感( ジャギー感)を抑制することができる。

なお、各データ信号線(15x・15X)に供給す� �信号電位の極性を一水平走査期間(1H)ごとに� ��転させることで、列方向に隣接する2つの画素間においてトランジスタOFF時の電位の引き込み方向が逆となり、チラツキ感を抑制することができる。また、同一水平走査期間において、隣接する2本のデータ信号線(15x・15X)それぞれに逆極性の信号電位を供給することで、行方向に隣接する2つの画素間においてト� �ンジスタOFF時の電位の引き込み方向が逆と� �り、チラツキ感を抑制することができる。

液晶パネル5cの一具体例を図25に示す。図 25の液晶パネルでは、画素100および画素101に� ��うようにデータ信号線15xが設けられ、画素1 03および画素104に沿うようにデータ信号線15X� ��設けられている。

画素101では、走査信号線16a上に、トラン� ��スタ12aのソース電極8aおよびドレイン電極9a が形成され、走査信号線16b上に、トランジスタ12bのソース電極8bおよびドレイン電極9bが� �成されている。ソース電極8aはデータ信号線 15xに接続される。ドレイン電極9aはドレイン� ��き出し配線27aに接続され、ドレイン引き出� ��配線27aはコンタクト電極77aおよび結合容量� ��極37aに接続され、コンタクト電極77aはコン� ��クトホール11aを介して画素電極17aに接続さ� ��るとともに、結合容量電極37aは層間絶縁膜� ��介して画素電極17bと重なっている。これに� ��り、結合容量電極37aおよび画素電極17bの重� ��り部分に、画素電極17a・17b間の結合容量C101 (図24参照)が形成される。また、ソース電極8b はデータ信号線15xに接続される。ドレイン電極9bはドレイン引き出し配線27bに接続され、� ��レイン引き出し配線27bはコンタクト電極77b� ��よび結合容量電極37bに接続され、コンタク� ��電極77bはコンタクトホール11bを介して画素� ��極17bに接続されるとともに、結合容量電極3 7bは層間絶縁膜を介して画素電極17aと重なっ� ��いる。これにより、結合容量電極37aおよび� ��素電極17bの重なり部分に、画素電極17a・17b� ��の結合容量C101(図24参照)が形成される。さ� �に、画素電極17aと電気的に接続するドレイ� �電極9aがドレイン引き出し配線19aを介して保持容量電極67aに接続され、保持容量電極67aがゲート絶縁膜を介して走査信号線16dと重なっている。これにより、保持容量電極67aおよび走査信号線16dの重なり部分に保持容量Cha(図24 参照)が形成される。また、画素電極17bと電� �的に接続するドレイン電極9bがドレイン引き出し配線19bを介して保持容量電極67bに接続され、保持容量電極67bがゲート絶縁膜を介して走査信号線16eと重なっている。これにより、保持容量電極67bおよび走査信号線16eの重なり部分に保持容量Chb(図24参照)が形成される。

なお、図25に示されるように、上記画素� �極17a・17b、ドレイン引き出し配線27a・27b、� �ンタクト電極77a・77b、コンタクトホール11a� �11b、および結合容量電極37a・37bは、これら� �走査信号線16a側および走査信号線16b側それ� �れから視たときの平面形状および平面配置� �一致するように画素101内に設けられている� �また、ドレイン電極9aおよびドレイン引き出し配線19a・27aと走査信号線16aとの重なり面積 (両者間の寄生容量Cgd)は、ドレイン電極9bお� �びドレイン引き出し配線19b・27bと走査信号� �16bとの重なり面積(両者間の寄生容量Cgd)に実質的に等しくなっている。こうすれば、画素電極17aを含む副画素が明副画素となる場合の引き込み電圧と、画素電極17bを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素100の構成(各部材の形状およ� �配置並びに接続関係)は画素101のそれと同じ� ��ある。

また、画素104では、走査信号線16a上に、� ��ランジスタ12Aのソース電極8Aおよびドレイ� �電極9Aが形成され、走査信号線16b上に、トランジスタ12Bのソース電極8Bおよびドレイン電� ��9Bが形成されている。ソース電極8Aはデータ信号線15Xに接続され、ドレイン電極9Aは、ド� ��イン引き出し配線27Aに接続され、このドレ� ��ン引き出し配線27Aは結合容量電極37Aおよび� ��ンタクト電極77Aに接続され、コンタクト電� ��77Aはコンタクトホール11Aを介して画素電極1 7Bに接続されるとともに、結合容量電極37Aは� ��間絶縁膜を介して画素電極17Aと重なってお� ��、これによって画素電極17A・17B間の結合容� ��C104(図24参照)が形成される。また、ソース� �極8Bはデータ信号線15Xに接続される。ドレイン電極9Bはドレイン引き出し配線27Bに接続さ� ��、このドレイン引き出し配線27Bは結合容量� ��極37Bおよびコンタクト電極77Bに接続され、� ��ンタクト電極77Bはコンタクトホール11Bを介� ��て画素電極17Aに接続されるとともに、結合� ��量電極37Bは層間絶縁膜を介して画素電極17B� ��重なっており、これによって画素電極17A・1 7B間の結合容量C104(図24参照)が形成される。� �らに、画素電極17Bと電気的に接続するドレ� �ン電極9Aがドレイン引き出し配線19Aを介して保持容量電極67Aに接続され、保持容量電極67A がゲート絶縁膜を介して走査信号線16dと重なっており、これによって、保持容量ChA(図24参照)が形成される。また、画素電極17Aと電気� �に接続するドレイン電極9Bがドレイン引き出し配線19Bを介して保持容量電極67Bに接続され、保持容量電極67Bがゲート絶縁膜を介して走査信号線16eと重なっており、これによって、保持容量ChB(図24参照)が形成される。

なお、図25に示されるように、上記画素� �極17A・17B、ドレイン引き出し配線27A・27B、� �ンタクト電極77A・77B、コンタクトホール11A� �11B、および結合容量電極37A・37Bは、これら� �走査信号線16a側および走査信号線16b側それ� �れから視たときの平面形状および平面配置� �一致するように画素104内に設けられている� �また、ドレイン電極9Aおよびドレイン引き出し配線19A・27Aと走査信号線16aとの重なり面積 (両者間の寄生容量Cgd)は、ドレイン電極9Bお� �びドレイン引き出し配線19B・27Bと走査信号� �16bとの重なり面積(両者間の寄生容量Cgd)に実質的に等しくなっている。こうすれば、画素電極17aを含む副画素が明副画素となる場合の引き込み電圧と、画素電極17bを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素103の構成(各部材の形状およ� �配置並びに接続関係)は画素104のそれと同じ� ��ある。

図26は図25の二点破線部の矢視断面図である。同図に示すように、液晶パネル5cは、ア� ��ティブマトリクス基板3と、これに対向するカラーフィルタ基板30と、両基板(3・30)間に� �される液晶層40とを備える。

アクティブマトリクス基板3では、ガラス基板31上に走査信号線16a・16dが形成され、こ� ��らを覆うように無機ゲート絶縁膜22が形成� �れている。無機ゲート絶縁膜22上には、ドレイン電極9a、ドレイン引き出し配線19a・27aお� ��び保持容量電極67aが形成され、これらを覆� ��ように無機層間絶縁膜25が形成されている� �無機層間絶縁膜25上には画素電極17aが形成され、さらに、これを覆うように配向膜(図示� �ず)が形成されている。ここで、保持容量電� ��67aは無機ゲート絶縁膜22を介して走査信号� �16dと重なっており、これによって、保持容� �Cha(図1参照)が形成される。一方、カラーフ� �ルタ基板30では、ガラス基板32上にブラック� ��トリクス13および着色層14が形成され、その上層に共通電極(com)28が形成され、さらにこ� �を覆うように配向膜(図示せず)が形成されている。

図25の二点破線部の断面を図27のように構成することもできる。すなわち、基板上に厚い有機ゲート絶縁膜21と薄い無機ゲート絶縁� ��22とを形成し、また、画素電極の下層に薄� �無機層間絶縁膜25と厚い有機層間絶縁膜26と� ��形成する。こうすれば、各種寄生容量の低� ��や配線同士の短絡防止の効果が得られる。� ��おこの場合には、図27に示すように、有機� �ート絶縁膜21については保持容量電極67a下に位置する部分を刳り貫いておくことが好ましい。こうすれば、保持容量Chaの容量値を大きくすることができる。また、図示していないが、厚い無機層間絶縁膜については結合容量電極上に位置する部分を刳り貫いておくことが好ましい。こうすれば、結合容量の容量値を大きくすることができる。なお、有機ゲート絶縁膜21や有機層間絶縁膜26は、例えば、SO G(スピンオンガラス)材料からなる絶縁膜であってもよく、また、有機ゲート絶縁膜21や有� ��層間絶縁膜26に、アクリル樹脂、エポキシ� �脂、ポリイミド樹脂、ポリウレタン樹脂、� �ボラック樹脂、およびシロキサン樹脂の少� �くとも1つが含まれていてもよい。

液晶パネル5cの他の具体例を図28に示す。図28の液晶パネルにおける画素配置、データ� ��号線、および走査信号線の配置は、図25の� �晶パネルのそれらと同様である。

図28に示すように、画素101では、走査信� �線16a上に、トランジスタ12aのソース電極8aおよびドレイン電極9aが形成され、走査信号線1 6b上に、トランジスタ12bのソース電極8bおよ� �ドレイン電極9bが形成されている。ソース電極8a・8bはデータ信号線15xに接続される。ド� �イン電極9aはドレイン引き出し配線27aに接続され、ドレイン引き出し配線27aは結合容量電極37aに繋がるとともにコンタクトホール11aを介して画素電極17aに接続され、ドレイン電極 9bはコンタクトホール11bを介して画素電極17b� ��接続され、さらに、結合容量電極37aは層間� ��縁膜を介して画素電極17bと重なっており、� ��れによって、画素電極17a・17b間の結合容量C 101(図24参照)が形成される。さらに、画素電� �17aと電気的に接続するドレイン電極9aがドレイン引き出し配線19aを介して保持容量電極67a に接続され、保持容量電極67aがゲート絶縁膜を介して走査信号線16dと重なっており、これによって、保持容量Cha(図24参照)が形成され� �。また、画素電極17bと電気的に接続するド� �イン電極9bがドレイン引き出し配線19bを介して保持容量電極67bに接続され、保持容量電極 67bがゲート絶縁膜を介して走査信号線16eと重なっており、これによって、保持容量Chb(図24 参照)が形成される。なお、画素100の構成(各� ��材の形状および配置並びに接続関係)は画素 101のそれと同じである。

また、画素104では、走査信号線16A上に、� ��ランジスタ12Aのソース電極8Aおよびドレイ� �電極9Aが形成され、走査信号線16B上に、トランジスタ12Bのソース電極8Bおよびドレイン電� ��9Bが形成されている。ソース電極8A・8Bはデ� ��タ信号線15Xに接続される。ドレイン電極9A� �コンタクトホール11Aを介して画素電極17Aに� �続され、ドレイン電極9Bはドレイン引き出し配線27Bに接続され、ドレイン引き出し配線27B は結合容量電極37Bに繋がるとともにコンタクトホール11Bを介して画素電極17Bに接続され、さらに、結合容量電極37Bは層間絶縁膜を介して画素電極17Aと重なっており、これによって、画素電極17A・17B間の結合容量C104(図24参照)� ��形成される。さらに、画素電極17Aと電気的� ��接続するドレイン電極9Aがドレイン引き出� �配線19Aを介して保持容量電極67Aに接続され� �保持容量電極67Aがゲート絶縁膜を介して走� �信号線16dと重なっており、これによって、� �持容量ChA(図24参照)が形成される。また、画� ��電極17Bと電気的に接続するドレイン電極9B� �ドレイン引き出し配線19Bを介して保持容量� �極67Bに接続され、保持容量電極67Bがゲート� �縁膜を介して走査信号線16eと重なっており� �これによって、保持容量ChB(図24参照)が形成� ��れる。なお、画素103の構成(各部材の形状および配置並びに接続関係)は画素104のそれと� �じである。

液晶パネル5cのさらに他の具体例を図29に示す。図29の液晶パネルにおける画素配置、� ��ータ信号線、および走査信号線の配置は、� ��25の液晶パネルのそれらと同様である。

図29に示すように、画素101では、走査信� �線16a上に、トランジスタ12aのソース電極8aおよびドレイン電極9aが形成され、走査信号線1 6b上に、トランジスタ12bのソース電極8bおよ� �ドレイン電極9bが形成されている。ソース電極8a・8bはデータ信号線15xに接続される。ド� �イン電極9aはコンタクトホール11aを介して画素電極17aに接続され、ドレイン電極9bはコン� ��クトホール11bを介して画素電極17bに接続さ� ��、コンタクト電極77aと画素電極17aとがコン� ��クトホール41aを介して接続され、コンタク� ��電極77aが結合容量電極37aに繋がり、さらに� ��結合容量電極37aは層間絶縁膜を介して画素� ��極17bと重なっており、これによって、画素� ��極17a・17b間の結合容量C101(図24参照)が形成� �れる。さらに、画素電極17aと電気的に接続� �るドレイン電極9aがドレイン引き出し配線19a を介して保持容量電極67aに接続され、保持容量電極67aがゲート絶縁膜を介して走査信号線 16dと重なっており、これによって、保持容量 Cha(図24参照)が形成される。また、画素電極17 bと電気的に接続するドレイン電極9bがドレイン引き出し配線19bを介して保持容量電極67bに接続され、保持容量電極67bがゲート絶縁膜を介して走査信号線16eと重なっており、これによって、保持容量Chb(図24参照)が形成される� �なお、画素100の構成(各部材の形状および配� ��並びに接続関係)は画素101のそれと同じである。

また、画素104では、走査信号線16A上に、� ��ランジスタ12Aのソース電極8Aおよびドレイ� �電極9Aが形成され、走査信号線16B上に、トランジスタ12Bのソース電極8Bおよびドレイン電� ��9Bが形成されている。ソース電極8A・8Bはデ� ��タ信号線15Xに接続される。ドレイン電極9A� �コンタクトホール11Aを介して画素電極17Aに� �続され、ドレイン電極9Bはコンタクトホール 11Bを介して画素電極17Bに接続され、コンタクト電極77Bと画素電極17Bとがコンタクトホール 41Bを介して接続され、コンタクト電極77Bが結合容量電極37Bに繋がり、さらに、結合容量電極37Bは層間絶縁膜を介して画素電極17Aと重なっており、これによって、画素電極17A・17B間の結合容量C104(図24参照)が形成される。さら� ��、画素電極17Aと電気的に接続するドレイン� ��極9Aがドレイン引き出し配線19Aを介して保� �容量電極67Aに接続され、保持容量電極67Aが� �ート絶縁膜を介して走査信号線16dと重なっ� �おり、これによって、保持容量ChA(図24参照)� ��形成される。また、画素電極17Bと電気的に� ��続するドレイン電極9Bがドレイン引き出し� �線19Bを介して保持容量電極67Bに接続され、� �持容量電極67Bがゲート絶縁膜を介して走査� �号線16eと重なっており、これによって、保� �容量ChB(図24参照)が形成される。なお、画素1 03の構成(各部材の形状および配置並びに接続関係)は画素104のそれと同じである。

図30は液晶パネル5cを備えた本液晶表示装置(ノーマリブラックモードの液晶表示装置)� ��駆動方法を示すタイミングチャートである� ��なお、Ga~Gfは走査信号線16a~16fに供給される� ��ートオンパルス信号、Ka~Kfはそれぞれ、画� �電極17a~17fを含む副画素の輝度を示している� ��

この駆動方法では、図30に示されるよう� �、第1期(例えば、連続する60フレーム)の各フレームでは、走査信号線16e、16a、16cをこの順に選択する。これにより、画素電極17eを含む副画素は「明」、画素電極17fを含む副画素は「暗」、画素電極17aを含む副画素は「明」、画素電極17bを含む副画素は「暗」、画素電極 17cを含む副画素は「明」、画素電極17dを含む副画素は「暗」となり、全体としては図31(a)� ��ようになる。そして、第1期に続く第2期(例� ��ば、連続する60フレーム)の各フレームでは� ��査信号線16d、16b、16fをこの順に選択する。� ��れにより、画素電極17cを含む副画素は「暗� ��、画素電極17dを含む副画素は「明」、画素� ��極17aを含む副画素は「暗」、画素電極17bを� ��む副画素は「明」、画素電極17eを含む副画� ��は「暗」、画素電極17fを含む副画素は「明� ��となり、全体としては図31(b)のようになる� �同様に、第3期(例えば、連続する60フレーム) の各フレームでは、走査信号線16e、16a、16cをこの順に選択する。これにより、画素電極17e を含む副画素は「明」、画素電極17fを含む副画素は「暗」、画素電極17aを含む副画素は「明」、画素電極17bを含む副画素は「暗」、画素電極17cを含む副画素は「明」、画素電極17d を含む副画素は「暗」となり、全体としては図31(c)のようになる。そして、第3期に続く第 4期(例えば、連続する60フレーム)の各フレー� ��では走査信号線16d、16b、16fをこの順に選択� ��る。これにより、画素電極17cを含む副画素� ��「暗」、画素電極17dを含む副画素は「明」� ��画素電極17aを含む副画素は「暗」、画素電� ��17bを含む副画素は「明」、画素電極17eを含� ��副画素は「暗」、画素電極17fを含む副画素� ��「明」となり、全体としては図31(d)のよう� �なる。なお、図31における第1~第4期の各期は、上記のように連続するn(例えば、n=60)フレ� �ム期間としてもよいし、液晶表示装置の電� �がオンされたときからオフされるまでの期� �としてもよい。また、液晶表示装置が液晶� �レビに適用された場合には、上記各期の切� �替えをチャンネルの切り替えに対応させる� �ともできる。

図32は液晶パネル5cを備えた液晶表示装置のゲートドライバの一構成例を示す回路図である。図32に示されるように、ゲートドライ� ��GDは2つのシフトレジスタ44・45、列方向に並ぶ複数のAND回路(66a~66f)、および出力回路46を� ��える。シフトレジスタ44には、ゲートスタ� �とパルス信号GSPyとゲートクロック信号GCKと� ��入力され、シフトレジスタ45には、ゲート� �ターとパルス信号GSPxとゲートクロック信号G CKとが入力される。そして、シフトレジスタ4 4の1段の出力が奇数番目のAND回路に入力され� ��これと隣り合う偶数番目のAND回路に、シフ� ��レジスタ45の1段の出力が入力される。また� ��ゲートドライバ出力制御信号GOEは2系統の信号(OEx・OEy)からなり、奇数番目のAND回路に信� ��OEyの反転信号が入力され、偶数番目のAND回� ��に信号OExの反転信号が入力される。そして� ��1つのAND回路の出力は出力回路46を経てゲー� ��オンパルス信号となり、1本の走査信号線に供給される。

例えば、シフトレジスタ44のある段から� �出力QcがAND回路66cに入力され、シフトレジスタ45のある段からの出力QdがAND回路66dに入力� �れる。また、AND回路66cには信号OEyが入力さ� �、AND回路66dには信号OExが入力される。そし� �、AND回路66cの出力は出力回路46を経てゲートオンパルス信号Gcとなり、走査信号線16cに供� ��される。また、AND回路66dの出力は出力回路4 6を経てゲートオンパルス信号Gdとなり、走査信号線16dに供給される。

図33は図32のゲートドライバの動作を示すタイミングチャートである。同図に示されるように、例えば、信号OExは、第1期では常に� �H」、第1期に続く第2期では各水平走査期間� �後端部で「H」となり、第2期に続く第3期で� �常に「H」、第3期に続く第4期では各水平走� �期間の後端部で「H」となる。一方、信号OEy� ��、第1期では各水平走査期間の後端部で「H� �となり、第2期では常に「H」となり、第3期� �は各水平走査期間の後端部で「H」となり、� ��4期では常に「H」となる。これにより、第1� ��では、ゲートオンパルス信号Ge、Ga、および Gcをこの順に「H」(アクティブ)とし、第2期では、ゲートオンパルス信号Gd、Gb、およびGfをこの順に「H」(アクティブ)とすることができ、第3期では、ゲートオンパルス信号Ge、Ga、� ��よびGcをこの順に「H」(アクティブ)とし、� �4期では、ゲートオンパルス信号Gd、Gb、およびGfをこの順に「H」(アクティブ)とすること� ��でき、図30に示すような駆動が実現される� �

本実施の形態のさらに他構成を図53に示� �。図53に示す液晶パネルの画素101では、画素 101に対応して設けられる2つの走査信号線16a� �16bが、画素中央および画素の一方の側それ� �れに配される。平面的に視ると、走査信号� �16aの両側に画素電極17a・17bが配される。そ� �て、走査信号線16a上に、トランジスタ12aの� �ース電極8aおよびドレイン電極9aが形成され� ��走査信号線16b上に、トランジスタ12bのソー� ��電極8bおよびドレイン電極9bが形成されている。ソース電極8a・8bはデータ信号線15xに接� �される。ドレイン電極9aは、コンタクトホール11aを介して画素電極17aに接続されるとともに、ドレイン引き出し配線27aを介して結合容量電極37aに接続され、結合容量電極37aは層間絶縁膜を介して画素電極17bと重なっている。これにより、結合容量電極37aおよび画素電極 17bの重なり部分に、画素電極17a・17b間の結合容量が形成される。また、ドレイン電極9bは� ��レイン引き出し配線27bおよびコンタクトホ� ��ル11bを介して画素電極17bに接続されている� ��

また、ドレイン電極9aは、ドレイン引き� �し配線19aを介して保持容量電極67aに接続さ� �、保持容量電極67aは、ゲート絶縁膜を介し� �前段の走査信号線16dと重なっている。これ� �より、保持容量電極67aおよび走査信号線16d� �重なり部分に画素電極17aおよび走査信号線16 d間の保持容量が形成される。

図53の液晶パネルを備えた液晶表示装置� �は、各フレームにおいて、図中矢印の向き(� ��査信号線16dから走査信号線16bに向かう向き) に走査が行われ、所定のフレームでは走査信号線16aが走査される一方、それ以外のフレームで走査信号線16bが走査される。そして、走査信号線16aが走査されるフレームでは、画素電極17aを含む副画素が明副画素、画素電極17b を含む副画素が暗副画素となり、走査信号線 16bが走査されるフレームでは、画素電極17aを含む副画素が暗副画素、画素電極17bを含む副画素が明副画素となる。

図53の液晶パネルを図54のように変形してもよい。図54の液晶パネルは、図53の構成に� �え、ゲート絶縁膜を介して前段の走査信号� �16dと重なる保持容量電極67bと、保持容量電� �67bに繋がる中継配線119bとが設けられ、中継� ��線119bがコンタクトホール121bを介して画素� �極17bに接続されている。こうすれば、画素� �極17aおよび走査信号線16d間の保持容量に加� �、画素電極17bおよび走査信号線16d間にも保� �容量を形成することができる。

本実施の形態のさらに他の構成を図56に� �す。図56に示す液晶パネルの画素101では、画素101に対応して設けられる2つの走査信号線16 a・16bが、画素の両側に配される。また、1つ� ��画素に、列方向(データ信号線15xの延伸方向 )に視てZ字形状をなす画素電極17bと、これと� ��め合うようにその両側に配された2つの画素電極17a・17uと、層間絶縁膜を介して画素電極 17bと重なる結合容量電極37aとが設けられている。なお、走査信号線16a上にトランジスタ12a が形成され、走査信号線16b上にトランジスタ 12bが形成され、トランジスタ12aのドレイン電極はコンタクトホール11aを介して画素電極17a に接続され、トランジスタ12bのドレイン電極はコンタクトホール11bを介して画素電極17bに接続され、トランジスタTr12a・12bのソース電� ��はデータ信号線15xに接続されている。

また、図56の液晶パネルでは、1画素電極� ��対応して2個の保持容量電極67a・67bが、ゲート絶縁膜を介して走査信号線16d(前段の走査� �号線)に重なるように設けられ、保持容量電� ��67aはドレイン引き出し配線19aを介してトラ� ��ジスタ12aのドレイン電極に接続され、保持� ��量電極67bは中継配線119bおよびコンタクトホール11bjを介して画素電極17bに接続されてい� �。これにより、保持容量電極67aおよび走査� �号線16dの重なり部分に画素電極17a・17uおよ� �保持容量配線18x間の保持容量が形成され、� �持容量電極67bおよび走査信号線16dの重なり� �分に画素電極17bおよび保持容量配線18x間の� �持容量が形成される。このように図56の液晶パネルの画素構成では、保持容量を形成するための各種配線の引き回しを簡略化することができるという利点がある。

図56の液晶パネルでは画素電極17bと画素� �極17aとの間隙、および画素電極17bと画素電� �17uとの間隙を配向規制用構造物として機能� �せることができる。また、本液晶パネルを� �えた液晶表示装置では、図中矢印の向き(走� ��信号線16dから走査信号線16bに向かう向き)に走査が行われ、所定のフレームでは走査信号線16aが走査される一方、それ以外のフレームで走査信号線16bが走査される。そして、走査信号線16aが走査されるフレームでは、画素電極17aを含む副画素と画素電極17uを含む副画素とが明副画素、画素電極17bを含む副画素が暗副画素となり、走査信号線16bが走査されるフレームでは、画素電極17aを含む副画素と画素電極17uを含む副画素とが暗副画素、画素電極 17bを含む副画素が明副画素となる。

〔実施の形態4〕
図34は本液晶パネルの一部を示す等価回路� �である。図34に示すように、液晶パネル5dは� ��列方向(図中上下方向)に延伸するデータ信� �線(15x・15X)、行方向(図中左右方向)に延伸す� ��走査信号線(16a~16f)、行および列方向に並べ� ��れた画素(100~105)、および共通電極(対向電極 )comを備え、奇数番目の画素列に含まれる各� �素の構造は同一であり、偶数番目の画素列� �含まれる各画素の構造も同一であるが、奇� �番目の画素列に含まれる各画素の構造と偶� �番目の画素列に含まれる各画素の構造とが� �なっている。液晶パネル5dはCsオンゲート構� ��(後述)であるため、図1の液晶パネル5aに設� �られるような保持容量配線(18x~18z)が不要に� �るというメリットがある。なお、画素100~102� ��含まれる画素列と、画素103~105が含まれる画素列とが隣接している。

液晶パネル5dでは、1つの画素に対応して1 本のデータ信号線と2本の走査信号線とが設� �られており、画素100に設けられた2つの画素� ��極17c・17d、画素101に設けられた2つの画素電極17a・17b、および画素102に設けられた2つの� �素電極17e・17fが一列に配されるともに、画� �103に設けられた2つの画素電極17C・17D、画素1 04に設けられた2つの画素電極17A・17B、および画素105に設けられた2つの画素電極17E・17Fが� �列に配され、画素電極17cと17C、画素電極17d� �17D、画素電極17aと17A、画素電極17bと17B、お� �び画素電極17eと17E、画素電極17fと17Fがそれ� �れ行方向に隣接している。

そして、例えば画素101では、画素電極17a� ��よび17bが結合容量C101を介して接続され、画素電極17aが、走査信号線16aに接続されたトランジスタ12aを介してデータ信号線15xに接続され、画素電極17bが、走査信号線16bに接続されたトランジスタ12bを介してデータ信号線15xに接続され、画素電極17aおよび走査信号線16b間に保持容量Chaが形成され、画素電極17bおよび走査信号線16a間に保持容量Chbが形成され、画素電極17aおよび共通電極com間に液晶容量Claが形成され、画素電極17bおよび共通電極com間に液晶容量Clbが形成されている。

一方、画素101と行方向に隣接する画素104� ��は、画素電極17Aおよび17Bが結合容量C104を介して接続され、画素電極17Aが、走査信号線16b に接続されたトランジスタ12Bを介してデータ信号線15Xに接続され、画素電極17Bが、走査信号線16aに接続されたトランジスタ12Aを介してデータ信号線15Xに接続され、画素電極17Aおよび走査信号線16b間に保持容量ChAが形成され、画素電極17Bおよび走査信号線16a間に保持容量 ChBが形成され、画素電極17Aおよび共通電極com 間に液晶容量ClAが形成され、画素電極17Bおよび共通電極com間に液晶容量ClBが形成されている。

液晶パネル5dを備えた液晶表示装置の各� �査信号線(16a~16f)およびデータ信号線(15x・15X) の駆動方法は、液晶パネル5aを備えた液晶表� ��装置のそれと同様であり、データ信号線に� ��量結合される画素電極が該画素電極と保持� ��量を形成する走査信号線の電位変動の影響� ��受けるデメリットを除いてこれと同様の効� ��を得ることができる。

液晶パネル5dの一具体例を図35に示す。図 35の液晶パネルでは、画素100および画素101に� ��うようにデータ信号線15xが設けられ、画素1 03および画素104に沿うようにデータ信号線15X� ��設けられている。

画素101では、走査信号線16a上に、トラン� ��スタ12aのソース電極8aおよびドレイン電極9a が形成され、走査信号線16b上に、トランジスタ12bのソース電極8bおよびドレイン電極9bが� �成されている。ソース電極8a・8bはデータ信� ��線15xに接続される。ドレイン電極9aはドレ� �ン引き出し配線27xに接続され、ドレイン電� �9bはコンタクトホール11bを介して画素電極17b に接続され、ドレイン引き出し配線27xはコンタクト電極77aおよび結合容量電極37aに接続され、コンタクト電極77aはコンタクトホール11a を介して画素電極17aに接続されるとともに、結合容量電極37aは層間絶縁膜を介して画素電極17bと重なっている。これにより、結合容量電極37aおよび画素電極17bの重なり部分に、画素電極17a・17b間の結合容量C101(図34参照)が形� ��される。さらに、画素電極17aと電気的に接� ��するドレイン引き出し配線27xが保持容量電� ��67aに接続され、保持容量電極67aがゲート絶� ��膜を介して走査信号線16bと重なっている。� ��れにより、保持容量電極67aおよび走査信号� ��16bの重なり部分に保持容量Cha(図34参照)が形成される。また、画素電極17bから走査信号線 16aに向かって延伸する画素電極延伸部17zが、画素電極17aのエッジに沿うように配され、画素電極17aから走査信号線16bに向かって延伸する画素電極延伸部17wが、画素電極17bのエッジに沿うように配されており、画素電極延伸部 17zがコンタクトホール41bを介して保持容量電極67bに接続されるとともに、保持容量電極67b がゲート絶縁膜を介して走査信号線16aと重なっている。これにより、保持容量電極67bおよび走査信号線16aの重なり部分に保持容量Chb(� �34参照)が形成される。なお、画素100の構成(� ��部材の形状および配置並びに接続関係)は画素101のそれと同じである。

また、画素104では、走査信号線16A上に、� ��ランジスタ12Aのソース電極8Aおよびドレイ� �電極9Aが形成され、走査信号線16B上に、トランジスタ12Bのソース電極8Bおよびドレイン電� ��9Bが形成されている。ソース電極8A・8Bはデ� ��タ信号線15Xに接続される。ドレイン電極9A� �コンタクトホール11Aを介して画素電極17Aに� �続され、ドレイン電極9Bはドレイン引き出し配線27Xに接続され、ドレイン引き出し配線27X はコンタクト電極77Bおよび結合容量電極37Bに接続され、コンタクト電極77Bはコンタクトホール11Bを介して画素電極17Bに接続されるとともに、結合容量電極37Bは層間絶縁膜を介して画素電極17Aと重なっており、これによって画素電極17A・17B間の結合容量C101(図34参照)が形� ��される。さらに、画素電極17Aから走査信号� ��16bに向かって延伸する画素電極延伸部17Zが� ��画素電極17Bのエッジに沿うように配され、� ��素電極17Bから走査信号線16aに向かって延伸� ��る画素電極延伸部17Wが、画素電極17aのエッ� ��に沿うように配されており、画素電極延伸� ��17Zがコンタクトホール41Aを介して保持容量� ��極67Aに接続されるとともに、保持容量電極6 7Aがゲート絶縁膜を介して走査信号線16bと重� ��っており、これによって、保持容量Cha(図34� ��照)が形成される。また、画素電極17Bと電気的に接続するドレイン引き出し配線27Xが保持容量電極67Bに接続され、保持容量電極67Bがゲート絶縁膜を介して走査信号線16aと重なっており、これによって、保持容量Chb(図34参照)� �形成される。なお、画素103の構成(各部材の� ��状および配置並びに接続関係)は画素104のそれと同じである。

〔実施の形態5〕
図36は本液晶パネルの一部を示す等価回路� �である。図36に示すように、液晶パネル5eは� ��列方向(図中上下方向)に延伸するデータ信� �線(15x・15X)、行方向(図中左右方向)に延伸す� ��走査信号線(16p~16s)、保持容量配線(18x~18z)、� ��および列方向に並べられた画素(100~105)、お� ��び共通電極(対向電極)comを備え、奇数番目� �画素列に含まれる各画素の構造は同一であ� �、偶数番目の画素列に含まれる各画素の構� �も同一であるが、奇数番目の画素列に含ま� �る各画素の構造と偶数番目の画素列に含ま� �る各画素の構造とが異なっている。なお、� �素100~102が含まれる画素列と、画素103~105が含まれる画素列とが隣接している。

液晶パネル5eでは、1つの画素に対応して1 本のデータ信号線が設けられるとともに、2� �の画素の間隙に対応して1本の走査信号線が� ��けられており、画素100に設けられた2つの画素電極17c・17d、画素101に設けられた2つの画� �電極17a・17b、および画素102に設けられた2つ� ��画素電極17e・17fが一列に配されるともに、� ��素103に設けられた2つの画素電極17C・17D、画素104に設けられた2つの画素電極17A・17B、お� �び画素105に設けられた2つの画素電極17E・17F� ��一列に配され、画素電極17cと17C、画素電極1 7dと17D、画素電極17aと17A、画素電極17bと17B、� ��よび画素電極17eと17E、画素電極17fと17Fがそ� ��ぞれ行方向に隣接している。

そして、例えば画素101では、画素電極17a� ��よび17bが結合容量C101を介して接続され、画素電極17aが、走査信号線16qに接続されたトランジスタ12aを介してデータ信号線15xに接続され、画素電極17bが、走査信号線16rに接続されたトランジスタ12bを介してデータ信号線15xに接続され、画素電極17aおよび保持容量配線18x 間に保持容量Chaが形成され、画素電極17bおよび保持容量配線18x間に保持容量Chbが形成され、画素電極17aおよび共通電極com間に液晶容量 Claが形成され、画素電極17bおよび共通電極com 間に液晶容量Clbが形成されている。

一方、画素101と行方向に隣接する画素104� ��は、画素電極17Aおよび17Bが結合容量C104を介して接続され、画素電極17Aが、走査信号線16r に接続されたトランジスタ12Bを介してデータ信号線15Xに接続され、画素電極17Bが、走査信号線16qに接続されたトランジスタ12Aを介してデータ信号線15Xに接続され、画素電極17Aおよび保持容量配線18x間に保持容量ChAが形成され、画素電極17Bおよび保持容量配線18x間に保持容量ChBが形成され、画素電極17Aおよび共通電極com間に液晶容量ClAが形成され、画素電極17B および共通電極com間に液晶容量ClBが形成されている。

液晶パネル5eを備えた液晶表示装置では� �第1期(例えば、連続するnフレーム)の各フレ� ��ムと、第1期に続く第2期(例えば、連続するn フレーム)の各フレームとで走査方向を逆に� �る。具体的には、第1期(例えば、連続する60� ��レーム)の各フレームでは走査信号線16s・16r ・16q・16pをこの順に選択する一方、第1期に� �く第2期(例えば、連続する60フレーム)の各フレームでは走査信号線16p、16q、16r、16sをこの順に選択する。例えば、走査信号線16rに続いて走査信号線16qが選択された場合、画素電極 17aはデータ信号線15xに(トランジスタ12aを介� �て)接続されて画素電極17aを含む副画素は「� ��」副画素となる一方、画素電極17bはデータ� ��号線15xに(トランジスタ12aおよび画素電極17a を介して)容量結合されて画素電極17bを含む� �画素は「暗」副画素となる。この場合、画� �電極17a・17bには、走査信号線16rが選択され� �ときに画素102に対応する信号電位が供給さ� �るが、1水平走査期間後の走査信号線16qが選� ��されたときに画素101に対応する信号電位が� ��給され、正規の書き込みが行われる。また� ��走査信号線16qに続いて走査信号線16rが選択� ��れた場合、画素電極17bはデータ信号線15xに( トランジスタ12bを介して)接続されて画素電� �17bを含む副画素は「明」副画素となる一方� �画素電極17aはデータ信号線15xに(トランジス� ��12bおよび画素電極17bを介して)容量結合されて画素電極17aを含む副画素は「暗」副画素となる。この場合、画素電極17a・17bには、走査信号線16qが選択されたときに画素100に対応する信号電位が供給されるが、1水平走査期間� �の走査信号線16rが選択されたときに画素101� �対応する信号電位が供給され、正規の書き� �みが行われる。

本構成では、各期のフレーム数(n)を偶数� ��し、同一画素の2つの画素電極に供給される信号電位の極性を、1フレーム単位で反転さ� �るようにする。こうすれば、各副画素およ� �その画素電極について、画素電極の電位が� �ラス極性で明副画素になるフレームの数(そ� ��らの合計期間)と、画素電極の電位がマイナス極性で明副画素になるフレームの数(それ� �の合計期間)とを等しく、かつ、画素電極の� ��位がプラス極性で暗副画素になるフレーム� ��数(それらの合計期間)と、画素電極電位が� �イナス極性で暗副画素になるフレームの数(� ��れらの合計期間)とを等しくすることができ、各副画素の液晶層にDC電圧がかかり難く(該副画素を焼き付き難く)することができる。

液晶パネル5eの一具体例を図37に示す。図 37の液晶パネルでは、画素100および画素101に� ��うようにデータ信号線15xが設けられ、画素1 03および画素104に沿うようにデータ信号線15X� ��設けられている。

液晶パネル5eの一具体例を図37に示す。図 37の液晶パネルでは、画素100および画素101に� ��うようにデータ信号線15xが設けられ、画素1 03および画素104に沿うようにデータ信号線15X� ��設けられ、保持容量配線18yが画素100・103そ� ��ぞれの中央を横切り、保持容量配線18xが画� ��101・104それぞれの中央を横切っている。

ここで、画素100の行方向に沿う2つのエッジ部の一方と重なるように走査信号線16pが配され、他方と重なるように走査信号線16qが配され、平面的に視て、走査信号線16pおよび16q 間に画素電極17c・17dが列方向に並べられている。また、走査信号線16pは画素103の行方向に沿う2つのエッジ部の一方と重なるとともに� �走査信号線16qは他方と重なっており、平面� �に視て、走査信号線16pおよび16q間に画素電� �17C・17Dが列方向に並べられている。

また、画素101の行方向に沿う2つのエッジ部の一方と重なるように上記走査信号線16qが形成され、他方と重なるように走査信号線16r が形成され、平面的に視て、走査信号線16qおよび16r間に画素電極17a・17bが列方向に並べられている。また、走査信号線16qは画素104の行方向に沿う2つのエッジ部の一方と重なると� �もに、走査信号線16rは他方と重なっており� �平面的に視て、走査信号線16qおよび16r間に� �素電極17A・17Bが列方向に並べられている。

画素101では、走査信号線16q上に、トラン� ��スタ12aのソース電極8aおよびドレイン電極9a が形成され、走査信号線16r上に、トランジスタ12bのソース電極8bおよびドレイン電極9bが� �成されている。ソース電極8aはデータ信号線 15xに接続される。ドレイン電極9aはドレイン� ��き出し配線27aに接続され、ドレイン引き出� ��配線27aはコンタクト電極77aおよび結合容量� ��極37aに接続され、コンタクト電極77aはコン� ��クトホール11aを介して画素電極17aに接続さ� ��るとともに、結合容量電極37aは層間絶縁膜� ��介して画素電極17bと重なっている。これに� ��り、結合容量電極37aおよび画素電極17bの重� ��り部分に、画素電極17a・17b間の結合容量C101 (図36参照)が形成される。また、ソース電極8b はデータ信号線15xに接続される。ドレイン電極9bはドレイン引き出し配線27bに接続され、� ��レイン引き出し配線27bはコンタクト電極77b� ��よび結合容量電極37bに接続され、コンタク� ��電極77bはコンタクトホール11aを介して画素� ��極17bに接続されるとともに、結合容量電極3 7bは層間絶縁膜を介して画素電極17aと重なっ� ��いる。これにより、結合容量電極37bおよび� ��素電極17aの重なり部分に、画素電極17a・17b� ��の結合容量C101(図36参照)が形成される。さ� �に、結合容量電極37a・37bそれぞれがゲート� �縁膜を介して保持容量配線18xと重なってい� �。これにより、結合容量電極37aおよび保持� �量配線18xの重なり部分に保持容量Cha(図36参� �)が形成され、結合容量電極37bおよび保持容� ��配線18xの重なり部分に保持容量Chb(図36参照) が形成される。

なお、図37に示されるように、上記画素� �極17a・17b、ドレイン引き出し配線27a・27b、� �ンタクト電極77a・77b、コンタクトホール11a� �11b、および結合容量電極37a・37bは、これら� �走査信号線16a側および走査信号線16b側それ� �れから視たときの平面形状および平面配置� �一致するように画素101内に設けられている� �また、ドレイン電極9aおよびドレイン引き出し配線27aと走査信号線16qとの重なり面積(両� �間の寄生容量Cgd)は、ドレイン電極9bおよび� �レイン引き出し配線27bと走査信号線16rとの� �なり面積(両者間の寄生容量Cgd)に実質的に等しくなっている。こうすれば、画素電極17aを含む副画素が明副画素となる場合の引き込み電圧と、画素電極17bを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素100の構成(各部材の形状および配置並� �に接続関係)は画素101のそれと同じである。

また、画素104では、走査信号線16q上に、� ��ランジスタ12Aのソース電極8Aおよびドレイ� �電極9Aが形成され、走査信号線16r上に、トランジスタ12Bのソース電極8Bおよびドレイン電� ��9Bが形成されている。ソース電極8Aはデータ信号線15Xに接続され、ドレイン電極9Aは、ド� ��イン引き出し配線27Aに接続され、このドレ� ��ン引き出し配線27Aは結合容量電極37Aおよび� ��ンタクト電極77Aに接続され、コンタクト電� ��77Aはコンタクトホール11Aを介して画素電極1 7Bに接続されるとともに、結合容量電極37Aは� ��間絶縁膜を介して画素電極17Aと重なってお� ��、これによって画素電極17A・17B間の結合容� ��C104(図36参照)が形成される。また、ソース� �極8Bはデータ信号線15Xに接続される。ドレイン電極9Bはドレイン引き出し配線27Bに接続さ� ��、このドレイン引き出し配線27Bは結合容量� ��極37Bおよびコンタクト電極77Bに接続され、� ��ンタクト電極77Bはコンタクトホール11Bを介� ��て画素電極17Aに接続されるとともに、結合� ��量電極37Bは層間絶縁膜を介して画素電極17B� ��重なっており、これによって画素電極17A・1 7B間の結合容量C104(図36参照)が形成される。� �らに、コンタクト電極77A・77Bそれぞれがゲ� �ト絶縁膜を介して保持容量配線18xと重なっ� �おり、これによって、保持容量ChA・ChBが形� �される。

なお、図37に示されるように、上記画素� �極17A・17B、ドレイン引き出し配線27A・27B、� �ンタクト電極77A・77B、コンタクトホール11A� �11B、および結合容量電極37A・37Bは、これら� �走査信号線16a側および走査信号線16b側それ� �れから視たときの平面形状および平面配置� �一致するように画素104内に設けられている� �また、ドレイン電極9Aおよびドレイン引き出し配線27Aと走査信号線16qとの重なり面積(両� �間の寄生容量Cgd)は、ドレイン電極9Bおよび� �レイン引き出し配線27Bと走査信号線16rとの� �なり面積(両者間の寄生容量Cgd)に実質的に等しくなっている。こうすれば、画素電極17aを含む副画素が明副画素となる場合の引き込み電圧と、画素電極17bを含む副画素が明副画素となったときの引き込み電圧とが揃うため、両者の相異に起因して明副画素が焼き付いてしまうおそれを低減することができる。なお、画素103の構成(各部材の形状および配置並� �に接続関係)は画素104のそれと同じである。

図38は液晶パネル5eを備えた本液晶表示装置(ノーマリブラックモードの液晶表示装置)� ��駆動方法を示すタイミングチャートである� ��なお、Gp~Gsは走査信号線16p~16sに供給される� ��ートオンパルス信号、Ka~Kfはそれぞれ、画� �電極17a~17fを含む副画素の輝度を示している� ��

この駆動方法では、図38に示されるよう� �、第1期(例えば、連続する60フレーム)の各フレームでは、走査信号線16s、16r、16q、16pをこの順に選択する。これにより、画素電極17eを含む副画素は「明」、画素電極17fを含む副画素は「暗」、画素電極17aを含む副画素は「明」、画素電極17bを含む副画素は「暗」、画素電極17cを含む副画素は「明」、画素電極17dを含む副画素は「暗」となり、全体としては図 39(a)のようになる。そして、第1期に続く第2� �(例えば、連続する60フレーム)の各フレーム� ��は走査信号線16p、16q、16r、16sをこの順に選� ��する。これにより、画素電極17cを含む副画� ��は「暗」、画素電極17dを含む副画素は「明� ��、画素電極17aを含む副画素は「暗」、画素� ��極17bを含む副画素は「明」、画素電極17eを� ��む副画素は「暗」、画素電極17fを含む副画� ��は「明」となり、全体としては図39(b)のよ� �になる。同様に、第3期(例えば、連続する60� ��レーム)の各フレームでは、走査信号線16s、 16r、16q、16pをこの順に選択する。これにより、画素電極17eを含む副画素は「明」、画素電極17fを含む副画素は「暗」、画素電極17aを含む副画素は「明」、画素電極17bを含む副画素は「暗」、画素電極17cを含む副画素は「明」、画素電極17dを含む副画素は「暗」となり、全体としては図39(c)のようになる。そして、� ��3期に続く第4期(例えば、連続する60フレー� �)の各フレームでは走査信号線16p、16q、16r、1 6sをこの順に選択する。これにより、画素電� ��17cを含む副画素は「暗」、画素電極17dを含� ��副画素は「明」、画素電極17aを含む副画素� ��「暗」、画素電極17bを含む副画素は「明」� ��画素電極17eを含む副画素は「暗」、画素電� ��17fを含む副画素は「明」となり、全体とし� ��は図39(d)のようになる。なお、図38における第1~第4期の各期は、上記のように連続するn(� ��えば、n=60)フレーム期間としてもよいし、� �晶表示装置の電源がオンされたときからオ� �されるまでの期間としてもよい。また、液� �表示装置が液晶テレビに適用された場合に� �、上記各期の切り替えをチャンネルの切り� �えに対応させることもできる。

本実施の形態のさらに他の構成を図57に� �す。図57に示す液晶パネルでは、隣接する2� �の画素領域の間隙に対応して1本の走査信号� ��が設けられ、1つの画素領域の両側に位置する間隙の一方に対応して設けられた走査信号線に接続されたトランジスタが、該画素領域に設けられた2つの画素電極の一方に接続さ� �、他方に対応して設けられた走査信号線に� �続されたトランジスタが、上記2つの画素電� ��の他方に接続されている。例えば、画素100� ��101の間隙に対応して走査信号線16qが設けら� ��、画素101・102の間隙に対応して走査信号線1 6rが設けられ、画素101を横切るように保持容� ��配線18xが設けられる。また、画素101に、列� ��向(データ信号線15xの延伸方向)に視てZ字形� ��をなす画素電極17bと、これと嵌め合うよう� ��その両側に配された2つの画素電極17a・17uと、層間絶縁膜を介して画素電極17bと重なる結合容量電極37aとが設けられている。なお、走査信号線16q上にトランジスタ12a・12dが形成され、走査信号線16r上にトランジスタ12b・12eが形成され、トランジスタ12aのドレイン電極はドレイン引き出し配線27aおよびコンタクトホール11aを介して画素電極17aに接続され、トランジスタ12bのドレイン電極はコンタクトホール11bを介して画素電極17bに接続され、トランジスタTr12a・12bのソース電極はデータ信号線1 5xに接続されている。

また、画素101には、ゲート絶縁膜を介し� ��保持容量配線18xと重なるように、保持容量� ��極67b・67uが行方向(走査信号線の延伸方向)� �並べられており、画素電極17bはコンタクト� �ール11bjを介して保持容量電極67bに接続され� ��とともに、画素電極17uはコンタクトホール1 1ujを介して保持容量電極67uに接続されている。これにより、これにより、保持容量電極67b および保持容量配線18xの重なり部分に画素電極17bおよび保持容量配線18x間の保持容量が形成され、保持容量電極67uおよび保持容量配線 18xの重なり部分に画素電極17a・17uおよび保持容量配線18x間の保持容量が形成される。このような画素構成によれば、例えば図37の構成� ��比べ、ドレイン引き出し配線の短縮化が可� ��となる。

図57の液晶パネルでは画素電極17bと画素� �極17aとの間隙、および画素電極17bと画素電� �17uとの間隙を配向規制用構造物として機能� �せることができる。なお、本液晶パネルを� �えた液晶表示装置では、所定のフレームで� �図中下方向(走査信号線16qから16rへ向かう向� ��)に走査し、それ以外のフレームでは図中上方向(走査信号線16rから16qへ向かう向き)に走� ��する。図中下方向に走査するフレームでは� ��画素電極17aを含む副画素と画素電極17uを含� ��副画素とが暗副画素、画素電極17bを含む副� ��素が明副画素となり、図中上方向に走査す� ��フレームでは、画素電極17aを含む副画素と� ��素電極17uを含む副画素とが明副画素、画素� ��極17bを含む副画素が暗副画素となる。

本実施の形態では、以下のようにして、� ��液晶表示ユニットおよび液晶表示装置を構� ��する。すなわち、液晶パネル(5a~5e)の両面に、2枚の偏光板A・Bを、偏光板Aの偏光軸と偏� �板Bの偏光軸とが互いに直交するように貼り� ��ける。なお、偏光板には必要に応じて、光� ��補償シート等を積層してもよい。次に、図4 2(a)に示すように、ドライバ(ゲートドライバ2 02、ソースドライバ201)を接続する。ここでは、一例として、ドライバをTCP(TapeCareerPackage)� �式による接続について説明する。まず、液� �パネルの端子部にACF(AnisotoropiConduktiveFilm)を� �圧着する。ついで、ドライバが乗せられたTC Pをキャリアテープから打ち抜き、パネル端� �電極に位置合わせし、加熱、本圧着を行う� �その後、ドライバTCP同士を連結するための� �路基板203(PWB:Printed wiring board)とTCPの入力端� ��とをACFで接続する。これにより、液晶表示� ��ニット200が完成する。その後、図42(b)に示� �ように、液晶表示ユニットの各ドライバ(201� ��202)に、回路基板203を介して表示制御回路209 を接続し、照明装置(バックライトユニット)2 04と一体化することで、液晶表示装置210とな� ��。

図43(a)に、本液晶表示装置において、リ� �レッシュ期間を設ける場合のソースドライ� �の構成を示す。図43(a)に示すように、この場合のソースドライバには、各データ信号線に対応してバッファ31と、データ出力用スイッ� ��SWaと、リフレッシュ用スイッチSWbとが設け� ��れる。バッファ31には対応するデータdが入� ��され、バッファ31の出力は、データ出力用� �イッチSWaを介してデータ信号線への出力端� �接続されている。また、隣り合う2本のデー� ��信号線それぞれに対応する出力端は、リフ� ��ッシュ用スイッチSWbを介して互いに接続さ� ��ている。すなわち、各リフレッシュ用スイ� ��チSWbは直列に接続され、その一端がリフレ� ��シュ電位供給源35(Vcom)に接続されている。� �こで、データ出力用スイッチSWaのゲート端� �には、チャージシェア信号(sh)がインバータ3 3を介して入力され、リフレッシュ用スイッ� �SWbのゲート端子には、sh信号が入力される。

なお、図43(a)に示すソースドライバを図43 (b)のように構成してもよい。すなわち、リフレッシュ用スイッチSWcを、対応するデータ信号線とリフレッシュ電位供給源35(Vcom)にのみ� ��接続し、各リフレッシュ用スイッチSWcを直� ��に接続しない構成とする。こうすれば、各� ��ータ信号線に速やかにリフレッシュ電位を� ��給することができる。

ここで、上記したソースドライバの構成� ��はリフレッシュ電位をVcomとしているがこれに限定されない。例えば、同一データ信号線に1水平走査期間前に供給された信号電位の� �ベルと現水平走査期間に供給すべき信号電� �とに基づいて適切なリフレッシュ電位を算� �しておき、このリフレッシュ電位を該デー� �信号線に供給してもよい。この場合のソー� �ドライバの構成を図44に示す。該構成では、各データ信号線に対応して、データ出力用バッファ110と、リフレッシュ用バッファ111と、データ出力用スイッチSWaと、リフレッシュ用スイッチSWeとが設けられる。データ出力用バッファ110には対応するデータdが入力され、� �ータ出力用バッファ110の出力は、データ出� �用スイッチSWaを介してデータ信号線への出� �端に接続されている。リフレッシュ用バッ� �ァ111には、対応する非画像データN(1水平走� �期間前に供給された信号電位のレベルと現� �平走査期間に供給すべき信号電位とに基づ� �て決定された最適なリフレッシュ電位に対� �するデータ)が入力され、リフレッシュ用バ� ��ファ111の出力は、リフレッシュ用スイッチS Weを介してデータ信号線への出力端に接続さ� ��ている。

このように、各水平走査期間の冒頭にリ� ��レッシュ期間(例えば、チャージシェアが行われる期間)を設け、このリフレッシュ期間� �各データ信号線へリフレッシュ電位(例えばV com)を供給すれば、大型、高精細あるいは高� �駆動等、フル充電が難しい液晶表示装置に� �いて、一水平走査期間前に同一データ信号� �に供給された信号電位のレベル相異に起因� �る現水平走査期間の到達電位(充電率)のばらつきを抑制することができる。それゆえ、本実施の形態にかかる液晶表示装置は、走査信号線が2160本のデジタルシネマ規格の液晶表� �装置や走査信号線4320本のスーパーハイビジ� ��ン規格の液晶表示装置にも好適である。

本願でいう「電位の極性」とは、基準と� ��る電位に対する高(プラス)・低(マイナス)を意味する。ここで、基準となる電位は、共通電極(対向電極)の電位であるVcom(コモン電位)� ��あってもその他任意の電位であってもよい� ��

図45は、本液晶表示装置の構成を示すブ� �ック図である。同図に示されるように、本� �晶表示装置は、表示部(液晶パネル)と、ソースドライバ(SD)と、ゲートドライバ(GD)と、表� ��制御回路とを備えている。ソースドライバ� ��データ信号線を駆動し、ゲートドライバは� ��査信号線を駆動し、表示制御回路は、ソー� ��ドライバおよびゲートドライバを制御する� ��

表示制御回路は、外部の信号源(例えばチューナー)から、表示すべき画像を表すデジ� �ルビデオ信号Dvと、当該デジタルビデオ信号 Dvに対応する水平同期信号HSYおよび垂直同期� ��号VSYと、表示動作を制御するための制御信� ��Dcとを受け取る。また、表示制御回路は、� �け取ったこれらの信号Dv,HSY,VSY,Dcに基づき、� ��のデジタルビデオ信号Dvの表す画像を表示� �に表示させるための信号として、データス� �ートパルス信号SSPと、データクロック信号SC Kと、チャージシェア信号shと、表示すべき画像を表すデジタル画像信号DA(ビデオ信号Dvに� ��応する信号)と、ゲートスタートパルス信号 GSPと、ゲートクロック信号GCKと、ゲートドライバ出力制御信号(走査信号出力制御信号)GOE� ��を生成し、これらを出力する。

より詳しくは、ビデオ信号Dvを内部メモ� �で必要に応じてタイミング調整等を行った� �に、デジタル画像信号DAとして表示制御回路から出力し、そのデジタル画像信号DAの表す� ��像の各画素に対応するパルスからなる信号� ��してデータクロック信号SCKを生成し、水平� ��期信号HSYに基づき1水平走査期間毎に所定期間だけハイレベル(Hレベル)となる信号としてデータスタートパルス信号SSPを生成し、垂直同期信号VSYに基づき1フレーム期間(1垂直走査期間)毎に所定期間だけHレベルとなる信号と� ��てゲートスタートパルス信号GSPを生成し、� ��平同期信号HSYに基づきゲートクロック信号G CKを生成し、水平同期信号HSYおよび制御信号D cに基づきチャージシェア信号sh、ならびにゲートドライバ出力制御信号GOEを生成する。

上記のようにして表示制御回路において� ��成された信号のうち、デジタル画像信号DA� �チャージシェア信号sh、信号電位(データ信� �電位)の極性を制御する信号POL、データスタ� ��トパルス信号SSP、およびデータクロック信� ��SCKは、ソースドライバに入力され、ゲート� ��タートパルス信号GSPとゲートクロック信号G CKとゲートドライバ出力制御信号GOEとは、ゲ� ��トドライバに入力される。

ソースドライバは、デジタル画像信号DA� �データクロック信号SCK、チャージシェア信� �sh、データスタートパルス信号SSP、および極性反転信号POLに基づき、デジタル画像信号DA� ��表す画像の各走査信号線における画素値に� ��当するアナログ電位(信号電位)を1水平走査� ��間毎に順次生成し、これらのデータ信号を� ��ータ信号線(例えば、15x・15X)に出力する。

ゲートドライバは、ゲートスタートパル� ��信号GSPおよびゲートクロック信号GCKと、ゲ� ��トドライバ出力制御信号GOEとに基づき、ゲ� ��トオンパルス信号を生成し、これらを走査� ��号線に出力し、これによって走査信号線を� ��択的に駆動する。

上記のようにソースドライバおよびゲー� ��ドライバにより表示部(液晶パネル)のデー� �信号線および走査信号線が駆動されること� �、選択された走査信号線に接続されたトラ� �ジスタ(TFT)を介して、データ信号線から画素電極に信号電位が書き込まれる。これにより各副画素の液晶層に電圧が印加され、これによってバックライトからの光の透過量が制御され、デジタルビデオ信号Dvの示す画像が各� ��画素に表示される。

次に、本液晶表示装置をテレビジョン受� ��機に適用するときの一構成例について説明� ��る。図46は、テレビジョン受信機用の液晶� �示装置800の構成を示すブロック図である。� �晶表示装置800は、液晶表示ユニット84と、Y/C 分離回路80と、ビデオクロマ回路81と、A/Dコ� �バータ82と、液晶コントローラ83と、バック� ��イト駆動回路85と、バックライト86と、マイコン(マイクロコンピュータ)87と、階調回路88 とを備えている。なお、液晶表示ユニット84� ��、液晶パネルと、これを駆動するためのソ� ��スドライバおよびゲートドライバとで構成� ��れる。

上記構成の液晶表示装置800では、まず、� ��レビジョン信号としての複合カラー映像信� ��Scvが外部からY/C分離回路80に入力され、そ� �で輝度信号と色信号に分離される。これら� �輝度信号と色信号は、ビデオクロマ回路81にて光の3原色に対応するアナログRGB信号に変� �され、さらに、このアナログRGB信号はA/Dコ� �バータ82により、デジタルRGB信号に変換される。このデジタルRGB信号は液晶コントローラ 83に入力される。また、Y/C分離回路80では、� �部から入力された複合カラー映像信号Scvか� �水平および垂直同期信号も取り出され、こ� �らの同期信号もマイコン87を介して液晶コントローラ83に入力される。

液晶表示ユニット84には、液晶コントロ� �ラ83からデジタルRGB信号が、上記同期信号に基づくタイミング信号と共に所定のタイミングで入力される。また、階調回路88では、カ� ��ー表示の3原色R,G,Bそれぞれの階調電位が生� ��され、それらの階調電位も液晶表示ユニッ� ��84に供給される。液晶表示ユニット84では、これらのRGB信号、タイミング信号および階調電位に基づき内部のソースドライバやゲートドライバ等により駆動用信号(データ信号=信� ��電位、走査信号等)が生成され、それらの駆動用信号に基づき、内部の液晶パネルにカラー画像が表示される。なお、この液晶表示ユニット84によって画像を表示するには、液晶� ��示ユニット内の液晶パネルの後方から光を� ��射する必要があり、この液晶表示装置800で� ��、マイコン87の制御の下にバックライト駆� �回路85がバックライト86を駆動することによ� ��、液晶パネルの裏面に光が照射される。上� ��の処理を含め、システム全体の制御はマイ� ��ン87が行う。なお、外部から入力される映� �信号(複合カラー映像信号)としては、テレビジョン放送に基づく映像信号のみならず、カメラにより撮像された映像信号や、インターネット回線を介して供給される映像信号なども使用可能であり、この液晶表示装置800では、様々な映像信号に基づいた画像表示が可能である。

液晶表示装置800でテレビジョン放送に基� ��く画像を表示する場合には、図47に示すよ� �に、液晶表示装置800にチューナー部90が接続され、これによって本テレビジョン受像機601 が構成される。このチューナー部90は、アン� ��ナ(不図示)で受信した受信波(高周波信号)の中から受信すべきチャンネルの信号を抜き出して中間周波信号に変換し、この中間周波数信号を検波することによってテレビジョン信号としての複合カラー映像信号Scvを取り出す。この複合カラー映像信号Scvは、既述のように液晶表示装置800に入力され、この複合カラー映像信号Scvに基づく画像が該液晶表示装置 800によって表示される。

図48は、本テレビジョン受像機の一構成� �を示す分解斜視図である。同図に示すよう� �、本テレビジョン受像機601は、その構成要� �として、液晶表示装置800の他に第1筐体801お� ��び第2筐体806を有しており、液晶表示装置800 を第1筐体801と第2筐体806とで包み込むように� ��て挟持した構成となっている。第1筐体801には、液晶表示装置800で表示される画像を透過させる開口部801aが形成されている。また、� �2筐体806は、液晶表示装置800の背面側を覆う� ��のであり、当該表示装置800を操作するため� ��操作用回路805が設けられると共に、下方に� ��持用部材808が取り付けられている。

本発明は上記の実施の形態に限定される� ��のではなく、上記実施の形態を技術常識に� ��づいて適宜変更したものやそれらを組み合� ��せて得られるものも本発明の実施の形態に� ��まれる。

本発明の液晶パネルおよび液晶表示装置� ��、例えば液晶テレビに好適である。

Previous Patent: CONTINUING PROFESSIONAL DEVELOPMENT SYSTEM FOR INDUSTRIAL HUMAN RESOURCES

Next Patent: ELECTRIC ROTATING TOOL, CONTROL METHOD, AND PROGRAM