以下、発明の実施の形態を通じて本発明� ��一つの側面を説明するが、以下の実施形態� ��請求の範囲にかかる発明を限定するもので� ��なく、また実施形態の中で説明されている� ��徴の組み合わせの全てが発明の解決手段に� ��須であるとは限らない。

 図1は、本発明の一つの実施形態に係るAD� ��換器100の構成の一例を示す図である。AD変� �器100は、入力されるアナログ信号をデジタ� �信号に変換する回路であって、積分器10、レ ベル比較部20、デジタル変換部30、フィード� �ック部40、レベル演算部70、及び信号処理部8 0を備える。

 積分器10は、アナログ信号の信号レベル� �順次積分した積分波形を出力する。積分器10 は、例えばオペアンプ、コンデンサ等を用い たアナログ積分回路であってよい。つまり積 分器10は、アナログ信号の信号レベルを一定� ��期で離散的に加算するのではなく、アナロ� ��信号に応じてコンデンサを充放電等するこ� ��により、連続した積分波形を出力してよい� ��

 レベル比較部20は、積分器10が出力する積 分波形の信号レベルが、所定の参照値より大 きくなったか否かの比較結果に応じた論理値 を出力する。当該参照値は、使用者等により 予め設定されてよい。レベル比較部20は、積� ��波形及び参照値が2つの入力端子に与えられ るオペアンプを有してよい。レベル比較部20� ��、積分波形の信号レベルと参照値との大小� ��係を示す論理値を、連続波形として出力す� ��。例えばレベル比較部20は、積分波形の信� �レベルが、参照値より大きくなった場合に� �理値1を出力してよい。

 デジタル変換部30は、積分波形の信号レ� �ルと、所定の参照値との大小関係が、予め� �められた状態に遷移した遷移タイミングを� �所定の時間分解能で検出する。例えばデジ� �ル変換部30は、積分波形の信号レベルが、所 定の参照値より大きい超過状態に遷移するタ イミングを、所定の時間分解能で検出してよ い。またデジタル変換部30は、積分波形の信� ��レベルが、所定の参照値より小さい超過状� ��に遷移するタイミングを、所定の時間分解� ��で検出してもよい。時間分解能とは、デジ� ��ル変換部30における、時間方向における測� �分解能を指す。

 また、デジタル変換部30は、当該所定の� �照値として、一定の参照値を取得してよく� �第2のアナログ信号を積分した波形の信号レ� ��ルを取得してもよい。後者の場合、デジタ� ��変換部30が検出する遷移タイミングは、積� �器10に与えられる第1のアナログ信号および� �2のアナログ信号のクロスポイントのタイミ� ��グに対応する。第1のアナログ信号および第 2のアナログ信号は、差動の信号であってよ� �。

 以下では、デジタル変換部30は、アナロ� �信号の積分波形の信号レベルが固定の参照� �より大きくなる超過状態となったタイミン� �を、上述した遷移タイミングとして検出す� �例を説明する。デジタル変換部30は、積分波 形の信号レベルが、参照値より大きくなった か否かを、それぞれのサンプリングタイミン グで順次検出してよい。この場合、サンプリ ングタイミングの周期が、上述した時間分解 能に対応する。

 また、デジタル変換部30は、何番目のサ� �プリングタイミングで、積分波形の信号レ� �ルが参照値より大きくなったかを検出して� �い。例えばデジタル変換部30は、レベル比較 部20が出力する論理値を、それぞれのサンプ� ��ングタイミングで検出してよい。レベル比� ��部20が出力する論理値として論理値1が検出� ��れた場合、積分波形の信号レベルが参照値� ��り大きくなった超過状態であることを検出� ��ることができる。

 また、サンプリングタイミングは、AD変� �器100の動作周期の1/n倍(ただし、nは2以上の� �数)の周期を有してよい。デジタル変換部30� �、積分波形の信号レベルが参照値より大き� �なったことを検出したサンプリングタイミ� �グが、動作周期の当該サイクルにおいて何� �目のサンプリングタイミングであるかを検� �してよい。

 なお、デジタル変換部30は、上述したサ� �プリングとは異なる方法で、積分波形の信� �レベルが参照値より大きくなるタイミング� �検出してよい。例えばデジタル変換部30は、 積分波形の信号レベルが参照値より大きくな るまで、所定の測定クロックのパルス数を計 数することにより、当該タイミングを検出し てよい。

 また、デジタル変換部30は、与えられる� �準クロックに応じてサンプリングタイミン� �を生成してよい。基準クロックは、AD変換器 の動作周期と同一周期を有してよい。より具 体的には、デジタル変換部30は、基準クロッ� ��のサイクル毎に、位相の異なる複数のスト� ��ーブを生成して、それぞれのストローブに� ��じて、レベル比較部20が出力する論理値を� �出してよい。

 デジタル変換部30は、基準クロックのサ� �クル毎に、レベル比較部20が出力する論理値 が遷移したタイミングを検出してよい。デジ タル変換部30の構成及び動作は、図2及び図3� �おいて後述する。

 フィードバック部40は、デジタル変換部30 における時間分解能より大きい制御周期で、 デジタル変換部30における検出結果に応じて� ��分波形の信号レベルを制御する。フィード� ��ック部40の制御周期は、AD変換器100の動作周 期と同一であってよい。つまり、フィードバ ック部40は、デジタル変換部30における時間� �解能のn倍(ただし、nは2以上の整数)の制御周 期で、積分波形の信号レベルを制御する。

 フィードバック部40は、デジタル変換部30 における検出結果に応じて、レベル演算部70� ��フィードバック信号を供給することで、積� ��波形の信号レベルを制御してよい。レベル� ��算部70は、積分器10の入力側に設けられ、積 分器10に入力するアナログ信号の信号レベル� ��ら、フィードバック信号に応じた信号レベ� ��を加減算して、積分器10に入力する。

 例えば、デジタル変換部30において、積� �波形の信号レベルが所定の参照値より大き� �超過状態となるタイミングを検出する場合� �レベル演算部70は、積分波形の信号レベルか ら、所定の信号レベルを減算してよい。逆に 、デジタル変換部30において、積分波形の信� ��レベルが所定の参照値より小さい超過状態� ��なるタイミングを検出する場合、レベル演� ��部70は、積分波形の信号レベルに、所定の� �号レベルを加算してよい。以下では、レベ� �演算部70が、積分波形の信号レベルから所定 の信号レベルを減算する例を説明する。

 フィードバック部40は、動作周期内の、� �ジタル変換部30が検出した超過状態のタイミ ングに対応するタイミングで、予め定められ た一定の信号レベルを積分波形の信号レベル から減じてよい。また、フィードバック部40� ��、デジタル変換部30が検出した超過状態の� �イミングに応じた信号レベルを、動作周期� �の予め定められた一定のタイミングで、動� �波形の信号レベルから減じてよい。また、� �ィードバック部40は、デジタル変換部30が検� ��した当該タイミングに応じて、フィードバ� ��ク信号のタイミングおよび信号レベルの双� ��を調整してもよい。

 信号処理部80は、デジタル変換部30におけ る検出結果に基づいて、デジタル信号を生成 する。例えば信号処理部80は、デジタル変換� ��30が、超過状態を検出したタイミングの分� �に応じて、デジタル信号を生成してよい。� �り具体的には、信号処理部80は、ローパスデ ジタルフィルタに、デジタル変換部30が出力� ��るサンプリング結果を入力してよい。この� ��合、デジタル変換部30は、超過状態を検出� �たタイミングでパルスを出力してよい。

 また信号処理部80は、ローパスデジタル� �ィルタが出力するデータ列から、所定のデ� �タ間隔でデータを抽出するデシメーション� �ィルタを有してもよい。信号処理部80は、従 来のデルタシグマ変調を利用したAD変換器の� ��号処理部と同様の構成を有してよい。

 このような構成により、超過状態となる� ��イミングを、AD変換器100の動作周期(フィー� ��バック部40の制御周期)より細かい時間分解� ��で検出することができる。このため、デジ� ��ル信号を精度よく生成することができる。� ��た、AD変換器100に与える基準クロックの周� �数は、デジタル変換部30におけるサンプリン グ周波数より小さくてよいので、AD変換器100� ��与えるべき基準クロックを容易に生成する� ��とができる。

 図2は、フィードバック部40の構成例を示� ��図である。本例のフィードバック部40は、� �述したように、動作周期内の、デジタル変� �部30が検出した超過状態のタイミングに対応 するタイミングで、予め定められた一定の信 号レベルを積分波形の信号レベルから減じる 。

 本例のフィードバック部40は、デジタル� �換部30が超過状態を検出したタイミングから 、所定の時間が経過した後に、積分波形の信 号レベルから予め定められた信号レベルを減 じてよい。例えばフィードバック部40は、デ� ��タル変換部30が超過状態を検出してから、� �数のサンプリングタイミングが経過した後� �、フィードバックを行ってよい。

 本例のフィードバック部40は、デジタル� �換部30が、基準クロックのいずれかのサイク ルで超過状態を検出した場合に、基準クロッ クの当該サイクルより後のサイクルで、積分 波形の信号レベルから、予め定められた信号 レベルを減じる。例えばフィードバック部40� ��、デジタル変換部30が、基準クロックのい� �れかのサイクルで超過状態を検出した場合� �、基準クロックの当該サイクルの次のサイ� �ルで、積分波形の信号レベルから、予め定� �られた信号レベルを減じてよい。このとき� �サイクル内において信号レベルを減じるべ� �相対タイミングは、前サイクル内において� �過状態を検出した相対タイミングに応じて� �められてよい。例えばフィードバック部40は 、超過状態を検出したサイクルの次のサイク ルにおける基準クロックのパルスを、超過状 態を検出したサイクル内の相対タイミングに 応じて遅延させて、フィードバックタイミン グを生成してよい。

 本例のフィードバック部40は、タイミン� �発生部50、及びレベル発生部60を有する。タ� ��ミング発生部50は、超過状態が検出された� �イクル以降のサイクルにおける基準クロッ� �のパルスを、超過状態を検出したサイクル� �における相対タイミングに応じて遅延させ� �フィードバック信号を生成する。

 レベル発生部60は、レベル演算部70におい て減じるべき一定の信号レベルを、フィード バック信号に応じて生成する。例えばレベル 発生部60は、レベル比較部20における参照値� �応じた信号レベルを生成してよい。またレ� �ル発生部60は、超過状態が継続した期間に応 じた信号レベルを生成してもよい。レベル演 算部70は、積分器10に入力するアナログ信号� �信号レベルから、レベル発生部60が出力する 信号レベルを減じて、積分器10に入力する。

 図3は、図2に関連して説明したAD変換器100 の動作例を示すタイミングチャートである。 本例では、被測定信号の信号レベルが略一定 であり、積分波形の傾きが略一定である場合 を用いて説明する。

 デジタル変換部30は、積分波形の信号レ� �ルが超過状態となったか否かを、それぞれ� �サンプリングタイミングで順次検出する。� �ジタル変換部30は、超過状態を検出したサン プリングタイミングの、AD変換器100の動作周� ��(フィードバック部40の制御周期)の各サイク ル内における順番を検出してよい。本例では 、デジタル変換部30は、動作周期のサイクルT 1における2番目のサンプリングタイミングを� ��超過状態となったタイミングとして検出す� ��。

 タイミング発生部50は、デジタル変換部30 が超過状態を検出したタイミングに応じた位 相のフィードバック信号を生成する。例えば タイミング発生部50は、デジタル変換部30が� �過状態を検出した制御周期のサイクルT1より 後のサイクルT3内において、デジタル変換部3 0が超過状態を検出したタイミング(サイクルT 1内の2番目のサンプリングタイミング)に対応 する制御タイミング(サイクルT3内の2番目の� �御タイミング)で、フィードバック信号を生� ��する。ここで、サンプリングタイミングの� ��間分解能(周期)と、制御タイミングの時間� �解能(周期)とは、略同一であってよい。

 レベル発生部は、タイミング発生部50が� �成したフィードバック信号の信号レベルを� �予め定められた一定の信号レベルに調整し� �、レベル演算部70に供給する。レベル演算部 70は、積分波形の信号レベルから、フィード� ��ック信号の信号レベルを減算する。なお、� ��3においては、積分波形の信号レベルは、フ ィードバック信号の立ち上がりエッジに応じ て瞬時に減少しているが、レベル演算部70は� ��所定の期間かけて、積分波形の信号レベル� ��減少させてよい。例えばレベル演算部70は� �フィードバック信号のパルス幅の期間かけ� �、積分波形の信号レベルを減少させてよい� �

 このような動作により、AD変換器100の動� �周期より細かい時間分解能で、積分波形が� �照値より大きくなったタイミングを検出す� �ことができる。また、フィードバック信号� �、当該タイミングに応じた情報を持たせる� �とができるので、AD変換を高精度に行うこと ができる。

 図4は、デジタル変換部30の構成の一例を� ��す図である。デジタル変換部30は、複数の� �2遅延素子34及び複数の検出回路36を有する。 複数の第2遅延素子34は、縦続接続されて設け られ、与えられる基準クロックを順次遅延さ せた複数のストローブ信号を生成する。

 つまり、複数の第2遅延素子34は、基準ク� ��ックのパルス毎(サイクル毎)に、位相の異� �る複数のストローブ信号を生成する。各サ� �クルで生成されるストローブ信号は、当該� �イクル内で均等に配置されてよい。この場� �、それぞれの第2遅延素子34の遅延量は同一� �あってよい。

 複数の検出回路36は、複数の第2遅延素子3 4と一対一に対応して設けられる。それぞれ� �検出回路36は、レベル比較部20が出力する論� ��値を、対応する第2遅延素子34が出力するス� ��ローブ信号のタイミングで検出する。これ� ��より、複数の検出回路36は、基準クロック� �サイクル毎に、それぞれの第2遅延素子34が� �力するそれぞれのストローブ信号に応じた� �れぞれのサンプリングタイミングで、積分� �形の信号レベルが、参照値より大きくなっ� �か否かを検出することができる。つまり、� �準クロックの周期より小さい、第2遅延素子3 4の遅延量を時間分解能として、超過状態を� �出することができる。

 またデジタル変換部30は、図4に示すよう� ��、複数の第1遅延素子32を更に有してもよい� ��複数の第1遅延素子32は、複数の第2遅延素子 34と一対一に対応して設けられる。それぞれ� ��検出回路36は、それぞれの第1遅延素子32の� �延量は、同一であってよい。ただし、第1遅� ��素子32及び第2遅延素子34の遅延量は異なる� �

 それぞれの検出回路36は、対応する第2遅� ��素子34が出力するストローブ信号のタイミ� �グで、対応する第1遅延素子32が出力する遅� �信号の論理値を検出する。本例では、各段� �検出回路36に入力される、ストローブ信号及 び遅延信号との位相差は、第1遅延素子32及び 第2遅延素子34の遅延量の差分に応じて異なる 位相差になる。つまり、レベル比較部20が出� ��する信号波形を、第1遅延素子32及び第2遅延 素子34の遅延量の差分を時間分解能として、� ��ンプリングすることができる。

 第1遅延素子32及び第2遅延素子34の遅延量� ��差分は、第2遅延素子34が生成できる最も小� ��な遅延量より小さくすることができる。こ� ��ため、上述したように、第2遅延素子34の遅� ��量を時間分解能とする場合に比べ、更に時� ��分解能を細かくすることができる。

 デジタル変換部30は、基準クロックのサ� �クル毎に、複数の検出回路36における検出結 果に応じたタイミング情報を出力する。タイ ミング情報は、例えばそれぞれの検出回路36� ��検出した論理値を、それぞれのビット値と� ��た情報であってよい。つまり、検出回路36� �N段設けられている場合、タイミング情報は� ��Nビットの情報であってよい。タイミング情 報において、論理値が1を示すビット位置を� �出することにより、超過状態となっている� �間をNビットの分解能で検出することができ� ��。

 図5は、AD変換器100の動作の一例を示すタ� ��ミングチャートを示す。本例では、被測定� ��号の信号レベルが略一定であり、積分波形� ��傾きが略一定である場合を用いて説明する� ��尚、ストローブ信号の間隔が、被測定信号� ��周期より十分小さい場合、ストローブ信号� ��1周期当たりにおける、被測定信号の信号レ ベルの変化は十分小さいので、所定の区間に おける被測定信号の信号レベルは略一定と扱 える。

 レベル比較部20は、積分波形が参照値よ� �大きいか否かを示す論理値を出力する。デ� �タル変換部30は、基準クロックの各サイクル において、複数のストローブ信号を有するマ ルチストローブを生成する。尚、図5におい� �は、各マルチストローブを区別すべく、各� �ルチストローブを交互に異なる行に示して� �る。

 また、デジタル変換部30は、それぞれの� �トローブ信号に応じて検出した論理値を、� �準クロックのサイクル毎にタイミング情報� �して出力してよい。例えば図5の第1サイクル のタイミング情報は「00000000」であり、第2サ イクルのタイミング情報は「00000111」であっ� ��よい。

 タイミング発生部50は、デジタル変換部30 からのタイミング情報を、基準クロックのサ イクル毎に受け取る。受け取ったタイミング 情報において、論理値が0から1に遷移してい� ��場合、タイミング発生部50は、当該サイク� �より後のサイクルにおける基準クロックの� �ルスを、当該タイミング情報に応じて遅延� �せたフィードバック信号を出力する。

 図5の例では、第2サイクルのタイミング� �報で、論理値が0から1に遷移する。このとき 、タイミング発生部50は、例えば次の第3サイ クルにおける基準クロックのパルスを、当該 タイミング情報に応じて遅延させたフィード バック信号を出力する。タイミング発生部50� ��、論理値の遷移を検出したストローブ信号� ��、サイクル内における位相と、フィードバ� ��ク信号の、サイクル内における位相とが略� ��一となるように、基準クロックを遅延させ� ��よい。例えば図5に示すように、第2サイク� �の6番目のストローブ信号で論理値の遷移が� ��出された場合、タイミング発生部50は、基� �クロックの第3サイクルのパルスを、第3サイ クルの6番目のストローブ信号のタイミング� �で遅延させてよい。

 レベル発生部60及びレベル演算部70は、フ ィードバック信号に応じて、積分波形の信号 レベルから、所定の信号レベルを減算する。 当該減算量は、レベル比較部20における参照� ��のレベルに応じて定められてよい。本例のA D変換器100は、フィードバックのタイミング� �、超過状態となったタイミングより遅れて� �るので、フィードバックのタイミングで、� �分波形の信号レベルから参照値を減じても� �減じた後の積分波形の信号レベルが参照値� �り大きい場合も考えられる。このため、レ� �ル発生部60及びレベル演算部70は、参照値よ� ��大きい値を、積分波形の信号レベルから減� ��してよい。当該減算値は、超過状態が継続� ��る期間(例えば、フィードバックのタイミン グの遅延量)に応じて定められてよい。

 アナログ信号の信号レベルAを、所定の期 間Tで積分した値A×Tと、当該期間において減� ��値Wを減算した回数Nの積W×Nがほぼ等しくな� ��。信号処理部80は、例えばW×N/Tから、当該� �間におけるアナログ信号の信号レベルを、� �ジタル値に変換することができる。

 このように、基準クロックの各パルスに� ��して複数のストローブ信号を生成すること� ��より、超過状態か否かを高い時間分解能で� ��出することができる。このため、デジタル� ��号を精度よく生成することができる。また� ��複数のストローブ信号に対して、一つのフ� ��ードバック処理を行うので、フィードバッ� ��処理の動作速度を遅くすることができ、回� ��設計等を容易にすることができる。

 図6は、タイミング発生部50の構成の一例� ��示す図である。タイミング発生部50は、可� �遅延回路52及び設定部54を有する。可変遅延� ��路52は、基準クロックを遅延させて出力す� �。また、設定部54は、可変遅延回路52におけ� ��遅延時間を、タイミング情報に基づいて設� ��する。例えば設定部54は、基準クロックの� �イクル毎にタイミング情報を受け取り、そ� �ぞれのタイミング情報に基づいて、基準ク� �ックの次のサイクルに対する、可変遅延回� �52の遅延量を設定してよい。また、設定部54� ��、タイミング情報において、論理値の遷移� ��検出されない場合、次のサイクルにおける� ��基準クロックのパルスを出力させないよう� ��、可変遅延回路52を制御してよい。

 また、設定部54は、フィードバック信号� �より積分波形が発振しないように、可変遅� �回路52に設定する遅延量に、所定のオフセッ ト値を加算してもよい。例えば、フィードバ ック信号がレベル演算部70に入力される周期� ��、アナログ信号の周期と異なる値となるよ� ��に、所定のオフセット値を加算してよい。

 図7は、フィードバック部40の他の構成例� ��示す図である。本例のフィードバック部40� �、図1に関連して説明したように、デジタル� ��換部30が超過状態を検出したタイミングに� �じた信号レベルを、動作周期内の予め定め� �れた一定のタイミングで、動作波形の信号� �ベルから減じる。本例のフィードバック部40 は、多ビットDA変換部90を有する。

 多ビットDA変換部90は、デジタル変換部30� ��超過状態を検出したタイミングに応じた信� ��レベルを有するフィードバック信号を生成� ��る。また、多ビットDA変換部90は、制御周期 内における一定の制御タイミングで、フィー ドバック信号をレベル演算部70に供給する。

 図8は、図2に関連して説明したAD変換器100 の動作例を示すタイミングチャートである。 本例では、被測定信号の信号レベルが略一定 であり、積分波形の傾きが略一定である場合 を用いて説明する。

 デジタル変換部30の動作は、図3に関連し� ��説明したデジタル変換部30と同一である。� �だし、図8の例では、デジタル変換部30は、� �作周期のサイクルT1における4番目のサンプ� �ングタイミングを、積分波形の信号レベル� �参照値より大きくなったタイミングとして� �出する。

 多ビットDA変換部90は、デジタル変換部30� ��超過状態を検出したタイミングに応じた信� ��レベルを有するフィードバック信号を生成� ��る。例えば多ビットDA変換部90は、制御周期 内のそれぞれのサンプリングタイミングに応 じて、異なる信号レベルのフィードバック信 号を生成可能であってよい。

 また、多ビットDA変換部90は、制御周期内 における一定の制御タイミングで、フィード バック信号をレベル演算部70に供給する。例� ��ば多ビットDA変換部90は、制御周期の各サイ クルの開始タイミングに応じて、フィードバ ック信号をレベル演算部70に供給してよい。� ��例の多ビットDA変換部90は、デジタル変換部 30が超過状態を検出した制御周期のサイクルT 1に対して、所定のサイクル後のサイクルT3の 開始タイミングで、フィードバック信号を出 力する。

 このような動作により、AD変換器100の動� �周期より細かい時間分解能で、超過状態の� �イミングを検出することができる。また、� �ィードバック信号に、当該タイミングに応� �た情報を持たせることができるので、AD変換 を高精度に行うことができる。

 また、本例のAD変換器100では、タイミン� �発生部50を有さずともよいので、回路規模お よび消費電力を低減することができる。また 、多ビットDA変換部90において、デジタル変� �部30が検出した時間情報を電圧情報に変換す るので、フィードバック部40、レベル演算部7 0、および、積分器10の周波数特性を緩和して も、精度よくデジタル信号を生成することが できる。

 図9(a)は、多ビットDA変換部90の構成例を� �す図である。本例の多ビットDA変換部90は、� ��数の抵抗91およびセレクタ92を有する。複数 の抵抗91は、正側電圧Vpおよび負側電圧Vnの間 に直列に設けられる。それぞれの抵抗91の抵� ��値は同一であってよい。

 セレクタ92は、それぞれの抵抗91の端部に おける電圧を受け取る。つまり、セレクタ92� ��、それぞれの抵抗91によって順次降圧され� �、複数種類の電圧を受け取る。そして、セ� �クタ92は、デジタル変換部30から受け取るタ� ��ミング情報に応じた電圧を選択して、当該� ��圧のフィードバック信号をレベル演算部70� �供給する。

 図9(b)は、多ビットDA変換部90の他の構成� �を示す図である。本例の多ビットDA変換部90� ��、電流制御部93、ソース側電流源94、シンク 側電流源95、および、コンデンサ96を有する� �ソース側電流源94は、設定される電流値のソ ース電流で、コンデンサ96を充電する。シン� ��側電流源95は、設定される電流値のシンク� �流で、コンデンサ96を放電する。多ビットDA� ��換部90は、コンデンサ96の電圧に応じた信号 レベルのフィードバック信号を、レベル演算 部70に供給する。

 電流制御部93は、デジタル変換部30から受 け取るタイミング情報に応じて、ソース側電 流源94およびシンク側電流源95の電流値を設� �する。例えば電流制御部93は、設定する電流 値で、動作周期の1サイクルの期間コンデン� �96を充放電することで、コンデンサ96の電圧� ��タイミング情報に応じた電圧となるように� ��それぞれの電流値を設定してよい。

 以上、本発明の一側面を実施の形態を用� ��て説明したが、本発明の技術的範囲は上記� ��施の形態に記載の範囲には限定されない。� ��記実施の形態に、多様な変更または改良を� ��えることが可能であることが当業者に明ら� ��である。その様な変更または改良を加えた� ��態も本発明の技術的範囲に含まれ得ること� ��、請求の範囲の記載から明らかである。

 以上説明した実施の形態によれば、デル� ��シグマ方式のAD変換器において、サンプリ� �グ周波数を向上させることにより、より精� �よくデジタル信号を生成することができる� �例えば、ストローブ信号の間隔を10ピコ秒と した場合、毎秒100ギガサンプルで超過状態を 検出してフィードバックするAD変換器と同等� ��精度で、デジタル信号を生成することがで� ��る。また、複数のサンプリング結果を用い� ��、一つのフィードバックを行うので、フィ� ��ドバック処理の動作速度を遅くすることが� ��きる。

 また、フィードバックに多ビットDA変換� �を用いることで、回路規模および消費電力� �低減することができる。また、多ビットDA変 換部において、時間情報を電圧情報に変換す るので、フィードバック部等の周波数特性を 緩和しても、精度よくデジタル信号を生成す ることができる。