In vielen Geräten ist die Ausführung einer automatischen Frequenzkontrolle nötig. Das Anwendungsgebiet liegt dabei in der elektronischen Abstimmung der Frequenz von Oszillatorkreisen. Bei dieser elektronischen Abstimmung werden beispielsweise sogenannte Kapazitätsdioden verwendet.

Kapazitätsdioden benötigen im Betrieb eine Gleichspannung von 10 Volt bis 30 Volt, die auf wenige Millivolt konstant sein muS. Für batteriegespeiste Empfänger sind sie deshalb nur zusammen mit einem Gleichspannungswandler zu verwenden. Ein großer Nachteil der Kapazitätsdioden ist die Temperaturabhängigkeit der Sperrschichtkapazität. Deshalb wird oft eine Diode mit gleichem Temperaturkoeffizienten als temperaturabhängiger Widerstand in die Zuführung der Speisespannung geschaltet.

Bei großen HF-Spannungen tritt durch die gekrümmte Kennlinie der Kapazitätsdiode eine Verschiebung des Gleichspannungsmittelwertes und damit eine Kapazitätsänderung auf. Dies kann zu Verzerrungen führen. Durch zwei gleiche, gegeneinander geschaltete Dioden kann man diese Kapazitätsänderungen kompensieren. Die Spannungsabhängigkeit und Temperaturabhängigkeit der Kapazitätsdioden wirkt sich vor allem bei hohen Frequenzen aus. Schon kleine Kapazitätsänderungen führen hier zu erheblichen Frequenzänderungen. Die Folge ist ein verzerrter Empfang des eingestellten Senders. Deshalb ist beispielsweise bei einer Diodenabstimmung eine automatische Frequenzregelung erforderlich. Die Regelgröße ist dabei die Frequenz des Oszillators. Mit der automatischen Frequenzregelung (AFC)

wird somit durch Regelung der Oszillatorfrequenz die Abstimmung stabil gehalten.

In Figur 9 ist eine bekannte AFC-Schaltung gezeigt. Ein temperaturkompensierter spannungsgesteuerter Oszillator (VCO) gibt dabei ein Signal mit einem bestimmten Takt zu einer Frequenz-Vergleichseinrichtung 3. Diese Frequenz- vergleichseinrichtung 3 vergleicht den Takt des temperaturkompensierten spannungsgesteuerten Oszillators (VCO) 9 mit einem Systemtakt fref, der z. B. aus einer Zeitnormalinformation gewonnen wird. Die Frequenz- Vergleichseinrichtung 3 gibt ein digitales Nachführsignal aus, das die in der Frequenz-Vergleichseinrichtung 3 ermittelte Frequenzdifferenz zwischen dem Takt des VCO 9 und dem Systemtakt fref wiedergibt. Dieses digitale Nachführsignal wird einem Digital-Analog (D/A)-Wandler 10 zugeführt, der es in ein analoges Nachführsignal umsetzt.

Dieses analoge Nachführsignal wird dem temperaturkompensierten VCO 9 zur Regelung seiner Oszillatorfrequenz zugeführt, wodurch die Regelschleife geschlossen ist.

Wie aus Figur 9 ersichtlich ist also die Regelschleife analog realisiert. Diese analoge Realisierung hat indessen mehrere Nachteile zur Folge. Beispielsweise werden leicht Störungen eingekoppelt. Weiterhin stellen sich Probleme hinsichtlich des benötigten Dynamikbereichs. Dies spielt insbesondere eine große Rolle bei Geräten, in denen reduzierte Versorgungsspannungen vorliegen, wie es beispielsweise bei Mobiltelefonen der Fall ist. Als weiterer Nachteil ist anzuführen, daß der konstruktive Aufwand hinsichtlich des D/A-Wandlers 10 zum Nachführen der analogen Abstimmspannung sehr groß ist, da die Genauigkeit des Digital-Analog-Wandlers 10 für die Präzision der Regelung ausschlaggebend ist. Als weitere Nachteile sind noch zu nennen, daß die wie in Figur 1 gezeigt aufgebaute AFC-Schaltung langsam einschwingt und

weiterhin aufgrund der analogen Nachführung schlecht in eine integrierte Schaltung integrierbar ist.

Die vorliegende Erfindung hat zur Aufgabe, eine Schaltung zur automatischen Frequenzregelung (AFC) zu schaffen, die in einfacher Weise eine genaue Nachführung der Oszillatorfrequenz ermöglicht.

Diese Aufgabe wird durch die Merkmale des Anspruches 1 bzw. 4 gelöst. Zentraler Gedanke der Erfindung ist es dabei, durch Verwendung einer sogenannten direkten Digitalsynthese- Einrichtung (DDS) ein hochgenaues und temperaturkompensiertes Signal schaffen.

Gemäß der Erfindung ist also eine Schaltung zur automatischen Frequenzregelung vorgesehen, die einen Oszillator aufweist, der mit einer Frequenz fxtal schwingt. Diese Frequenz fatal des Oszillators wird einer direkten Digitalsynthese- Einrichtung als Takt zugeführt. Weiterhin ist ein Frequenz- Vergleichseinrichtung vorgesehen, die eine Differenz zwischen der Ausgangsfrequenz fmut der Digitalsynthese-Einrichtung und einer Referenzfrequenz fref ermittelt. Die Frequenz- Vergleichseinrichtung erzeugt ein digitales Ausgangssignal, das die ermittelte Frequenzdifferenz zwischen der Ausgangsfrequenz fmut der Digitalsynthese-Einrichtung und der Referenzfrequenz fref wiedergibt. Das digitale Ausgangssignal der Frequenz-Vergleichseinrichtung wird dann der Digitalsynthese-Einrichtung als Addierwert zugeführt, wodurch die Regelschleife geschlossen wird. Es liegt somit eine digitale Rückführung vor.

Das digitale Ausgangssignal der Frequenz- Vergleichseinrichtung ist vorzugsweise temperaturkompensiert, d. h. in der Frequenz-Vergleichseinrichtung ist beispielsweise eine Kennlinie der Temperaturabhängigkeit des Oszillators

abgespeichert und weiterhin wird der Frequenz- Vergleichseinrichtung eine Temperaturinformation zugefuhrt.

Zwischen der Digitalsynthese-Einrichtung und der Frequenz- vergleichseinrichtung kann ein Bandpaßfilter mit einer Durchlaßfrequenz fbp geschaltet sein. Die Durchlaßfrequenz fbp entspricht dabei im wesentlichen dem zeitlichen Mittel der Frequenz fmut des Ausgangssignals der Digitalsynthese- Einrichtung. Durch das Vorsehen des Bandpaßfilters kann die spektrale Reinheit des Ausgangssignals der Digitalsynthese- Einrichtung verbessert werden.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist eine Schaltung zur automatischen Frequenzregelung (AFC) vorgesehen, die einen Oszillator aufweist, der mit einer Frequenz fatal schwingt. Weiterhin ist eine Digitalsynthese- Einrichtung vorgesehen, die ein Ausgangssignal mit der Frequenz fout erzeugt. Ein Phasenvergleicher (Phasenkomperator) vergleicht die Phase des Signals des Oszillators mit der Frequenz f, t, l mit der Phase des Ausgangssignals der Digitalsynthese-Einrichtung und erzeugt ein analoges Ausgangssignal, das das Ergebnis des Vergleichs wiedergibt. Das heißt, das analoge Ausgangssignal des Phasenvergleichers ist um so größer, je größer die durch den Vergleich ermittelte Differenz zwischen der Phase des Signals des Oszillators und der Phase des Ausgangssignals der Digitalsynthese-Einrichtung ist. Das analoge Ausgangssignal des Phasenvergleichers wird dann einem spannungsgesteuerten Oszillator als Steuersignal zugeführt. Dieser spannungsgesteuerte Oszillator (VCO) erzeugt abhängig von dem Steuersignal ein Ausgangssignal mit einer Muttertaktfrequenz fout. Eine Frequenz-Vergleichseinrichtung ermittelt eine Differenz zwischen der Muttertaktfrequenz fmut des Ausgangssignals des spannungsgesteuerten Oszillators (VCO) und einer Referenzfrequenz fref. Die Frequenz- Vergleichseinrichtung erzeugt ein digitales Ausgangssignal,

das die ermittelte Frequenzdifferenz wiedergibt. Das heißt, je größer die Differenz zwischen der Muttertaktfrequenz fmut des spannungsgesteuerten Oszillators und der Referenzfrequenz fref ist, desto größer ist das digitale Ausgangsignal der Frequenz-Vergleichseinrichtung. Dieses digitale Ausgangssignal der Frequenz-Vergleichseinrichtung wird dann der Digitalsynthese-Einrichtung als Addierwert zugeführt. Das analoge Ausgangssignal des spannungsgesteuerten Oszillators (VCO) mit einer Muttertaktfrequenz fmut wird der Digitalsynthese-Einrichtung als Takt zugeführt. Der spannungsgesteuerte Oszillator (VCO) wird somit in der Art einer PLL (Phase Locked Loop)-Schleife auf die Muttertaktfrequenz fût in der Weise nachgeführt, daß das Ausgangssignal der Digitalsynthese-Einrichtung mit einem nicht temperaturkompensierten Oszillator verglichen wird und die Nachführung durch Einstellen des sehr fein abstufbaren (nicht ganzzahligen) Steuerwerts der Digitalsynthese- Einrichtung erfolgt.

Das digitale Ausgangssignal der Frequenz- Vergleichseinrichtung kann dabei temperaturkompensiert sein.

Zwischen dem spannungsgesteuerten Oszillator (VCO) und der Digitalsynthese-Einrichtung kann ein Frequenzteiler geschaltet sein, der die Frequenz fmut des Ausgangssignals des spannungsgesteuerten Oszillators, das der Digitalsynthese-Einrichtung als Takt zugeführt wird, um einen bestimmten Wert auf eine Frequenz fin teilt.

Die Erfindung wird nun anhand von Ausführungsbeispielen und bezugnehmend auf die Figuren der begleitenden Zeichnungen näher erläutert. Es zeigen : Figur 1 eine erste erfindungsgemäße Schaltung zur automatischen Frequenzregelung (AFC) gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung,

Figur 2 eine weitere Schaltung zur automatischen Frequenzregelung gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung, Figur 3 eine Schaltung zur automatischen Frequenzregelung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung, Figur 4 eine weitere Schaltung zur automatischen Frequenzregelung gemäß dem zweiten Ausführungsbeispiel der vorliegenden Erfindung, Figur 5 eine Prinzipdarstellung einer Digitalsynthese- Einrichtung (DDS), Figur 6 eine Darstellung zur Erläuterung des Betriebs einer Digitalsynthese-Einrichtung, Figur 7 eine weitere Darstelllung zur Erläuterung der Frequenzumschaltung bei dem Betrieb einer Digitalsynthese-Einrichtung, Figur 8 eine Darstellung zur Erläuterung der Umsetzung des von der Digitalsynthese-Einrichtung erzeugten Signals in ein sinusförmiges Signal, und Figur 9 eine Schaltung zur automatischen Frequenzregelung gemäß dem Stand der Technik.

Zuerst soll eine sogenannte Digitalsynthese-Einrichtung (Direct Digital Synthesis, DDS) erläutert werden, die einen zentralen Baustein der vorliegenden Erfindung darstellt. Die Digitalsynthese-Einrichtung ermöglicht eine digitale Signalsynthese. In Figur 5 ist eine prinzipielle Darstellung der Funktion einer solchen Digitalsynthese-Einrichtung (DDS)

2 dargestellt. Die Grundfunktion einer DDS ist ein Akkumulator, der in einem bestimmten Takt ein Eingangssignal A auf das Ausgangssignal B aufaddiert. Die mathematische durch eine DDS ausgeführte Funktion läßt sich also wie folgt darstellen : Bn = A + B (Gleichung 1) Ist ein bestimmter Zahlenbereich, der sogenannte Akkumulatorbereich oder Addierbereich, überschritten, so fällt das Ausgangssignal der Digitalsynthese-Einrichtung (DDS) auf 0 bzw. den neu errechneten Wert B = B Modulo- Zählbereich zurück (Überlaufaddition). Zur Erläuterung soll folgendes Beispiel dienen : Takt = 1 MHz Addierwert A = 1 Akkumulatorbereich (Wortbreite, Addierbereich) = 1 Mio.

Gemäß der Funktion von Gleichung 1 läuft also der Ausgangswert B in diesem Fall kontinuierlich von 0 bis 1 Mio. hoch und fällt anschließend auf 0 zurück. Dann beginnt das Hochlaufen des Ausgangswerts B von Neuem. Daraus ergibt sich also, daß ein Sägezahn mit einer bestimmten Frequenz fout erzeugt wird. Diese Frequenz läßt sich wie folgt berechnen : fout = Takt x Addierwert A Addierbereich (Gleichung 2) Wenn also der Takt 1 MHz ist, der Addierwert A = l beträgt und der Addierbereich = 1 Mio., wird in diesem Beispiel ein Sägezahn mit einer Wiederholungsfrequenz von 1 Hz erzeugt, wie es in Figur 6 dargestellt ist. Aus der Gleichung 2 ist einfach zu erkennen, daß die erzeugte Frequenz fout direkt

vom Takt, dem anliegenden Addierwert A und der Wortbreite des Addierers (Akkumulators) abhängt. Nun soll der Fall betrachtet werden, daß der Addierwert A beispielsweise auf 2 geändert wird (siehe Figur 7). Wie sich aus der Gleichung 2 berechnen läßt, wird sich in diesem Fall die erzeugte Frequenz fout durch den Sprung des Addierwerts von 1 auf 2 von 1Hz auf 2Hz ändern. Es erfolgt also eine Umschaltung der erzeugten Frequenz fout. Das Umschalten der Ausgangsfrequenz fout der DDS kann dabei sehr schnell, nämlich innerhalb eines Takts erfolgen. Weiterhin erfolgt das Umschalten der Frequenz fout ohne Phasensprung, wie ebenfalls aus Figur 7 ersichtlich ist.

Normalerweise wird zur Weiterverarbeitung kein sägezahnförmiges Signal erwünscht. Wie aus Figur 8 ersichtlich kann aus dem sägezahnförmigen Ausgangssignal mit der Frequenz fout der DDS 2 ein sinusförmiges Signal erhalten werden, in dem das Ausgangssignal B mit der Frequenz fout der DDS 2 als Adresse einer sogenannten Look-up-Tabelle 11 zugeführt wird. Die Umsetzung der Sägezahnfunktion erfolgt also über eine Look-up-Tabelle 11, so daß aus der Adreßinformation direkt ein Sinussignal erzeugt wird.

Wie insbesondere aus Gleichung 2 ersichtlich ist, läßt sich durch Änderung des Addierwerts A eine FM-Modulation des erzeugten Signals mit der Frequenz fout ermöglichen. Die maximal erzeugbare Frequenz fout des Ausgangssignals der DDS 2 ist theoretisch die halbe Taktfrequenz der DDS 2. In der Praxis sollte indessen die maximale Frequenz bei maximal 30% der Taktfrequenz der DDS 2 liegen. Falls die DDS für eine Anwendung im Mobilfunkbereich dienen soll, kann sie als integrierte Schaltung (IC) beispielsweise in einer CMOS- Technik hergestellt werden.

Nach der prinzipiellen Erläuterung der Funktion einer Digitalsynthese-Einrichtung (DDS) soll nun ein erstes

Ausführungsbeispiel einer erfindungsgemäßen Schaltung zur automatischen Frequenzregelung erläutert werden. Wie aus Figur 1 ersichtlich wird das Ausgangssignal eines nicht temperaturkompensierten Oszillators 1 mit der Frequenz fxtal als Takt einer Digitalsynthese-Einrichtung (DDS) 2 zugeführt.

Die DDS 2 erzeugt ein Ausgangssignal mit der Frequenz fi das als Muttertakt einer Frequenzvergleichs-einrichtung 3 zugeführt wird. Die Frequenzvergleichseinrichtung 3 vergleicht die Frequenz fut des Ausgangssignals der DDS 2 mit einer Referenzfrequenz fref, die beispielsweise in Form eines Systemtakts aus einer Zeitnormalinformation gewonnen werden kann. Die Referenzfrequenz fref kann aber auch durch einen Referenzoszillator wie beispielsweise einem Quartz gewonnen werden. Die Frequenzvergleichseinrichtung 3 erzeugt ein digitales Ausgangssignal, das von der ermittelten Differenz zwischen der Frequenz fmut des Ausgangssignals der DDS 2 und der Referenzfrequenz fref abhängt. Die Frequenzvergleichseinrichtung 3 wird normalerweise software- mäßig ausgeführt sein. Das digitale Ausgangssignal Sd der Frequenzvergleichseinrichtung 3 wird als Addierwert der DDS 2 zugeführt.

In der Frequenzvergleichseinrichtung 3 kann eine Tabelle abgespeichert sein, die die Kennlinie der Temperaturabhängigkeit f (T) der Frequenz des nicht temperaturkom-pensierten Oszillators 1 wiedergibt. Wenn nun der Frequenzvergleichseinrichtung 3 eine Temperaturinformation T zugeführt wird, kann diese das digitale Ausgangssignal Sd temperaturkompensieren, in dem sie aus der Temperaturinformation T und der abgespeicherten Kennlinie der Temperaturabhängigkeit des nicht temperaturkompensierten Oszillators 1 ermittelt, in wieweit das digitale Ausgangssignal Sd erhöht bzw. erniedrigt werden muS, um die Temperaturabhängigkeit (Drift) des Oszillators 1 zu kompensieren. Aus einem Taktsignal, nämlich dem Ausgangsignal des nicht temperaturkompensierten Oszillators 1

mit der Frequenz fXtal, die weder temperaturkompensiert noch sonst nachgeführt wird, wird somit mit Hilfe der DDS 2 und der als Steuereinheit wirkenden Frequenzvergleichseinrichtung 3 ein temperaturkompensiertes und auf einen Systemtakt mit der Frequenz fref nachgeführtes Signal fmut erzeugt.

Indessen ist zu berücksichtigen, daß das Ausgangssignal der DDS 2 mit der Frequenz fmut, das als Muttertakt verwendet wird, hinsichtlich seiner spektralen Reinheit in der Regel wesentlich schlechter ist als ein Quarz. Dies ergibt sich aus der Tatsache, daß die spektrale Reinheit durch die Auflösung der D/A-Wandler in der DDS 2 bestimmt wird und diese D/A- Wandler nicht beliebig gut sein können. In Figur 2 ist dargestellt, wie sich dieser Nachteil beseitigen läßt. Wie aus Figur 2 ersichtlich kann zwischen der DDS 2 und der Frequenzvergleichseinrichtung 3 ein analoges Filter 4 geschaltet werden, das insbesondere das Weitabspektrum des Ausgangssignals der DDS 3 mit der Frequenz fmut verbessert.

Die Verbesserung des Nahspektrums ist naturgemäß geringer.

Bei dem analogen Filter 4 handelt es sich um ein Bandpaßfilter mit einer Durchlaßfrequenz fbp, die so gewählt ist, daß sie im wesentlichen dem zeitlichen Mittel der Frequenz fmut des Ausgangssignals der DDS 2 entspricht.

Nun wird ein zweites Ausführungsbeispiel einer erfindungsgemäßen Schaltung zur automatischen Frequenzregelung dargestellt, das in Figur 3 dargestellt ist.

Wie aus Figur 3 ersichtlich wird das Ausgangssignal des nicht temperaturkompensierten Oszillators 1 mit der Frequenz f einem sogenannten Phasenvergleicher (Phasenkomperator) 6 zugeführt. Der Phasenvergleicher 6 vergleicht die Phase des Ausgangssignals des nicht temperaturkompensierten Oszillators 1 mit der Frequenz fxtal mit der Phase des Ausgangssignals einer DDS 2 mit der Frequenz fout. Der Phasenvergleicher 6 erzeugt ein analoges Ausgangssignal (Nachführsignal) abhängig

von dem Ergebnis des Vergleichs der Phase des Ausgangssignals des nicht temperaturkompensierten Oszillators 1 bzw. der DDS 2. Dieses analoge Nachführsignal wird mittels eines Tiefpaßfilters 7 einem spannungsgesteuerten Oszillator 5 zugeführt. Der VCO 5 kann beispielsweise durch mit Kapazitätsdioden abstimmbaren Oszillatoren, astabilen Kippschaltungen und Sperrschwingern aufgebaut sein. Das Ausgangssignal des spannungsgesteuerten Oszillators 5 mit der Frequenz fin wird der Digitalsyntheseeinrichtung 2 als Takt zugeführt. Das Ausgangssignal des spannungsgesteuerten Oszillators 5 wird darüber hinaus als Muttertakt mit der Frequenz fmut einer Frequenzvergleichseinrichtung 3 zugeführt. Diese Frequenzvergleichseinrichtung 3 vergleicht die Frequenz fmut des spannungsgesteuerten Oszillators 5 mit einer Referenzfrequenz fref die beispielsweise als Systemtakt aus einer Zeitnormalinformation gewonnen werden kann. Wie bereits im Rahmen des ersten Ausführungsbeispiels beschrieben wurde, kann die Frequenzvergleichseinrichtung 3 weiterhin Vorrichtungen zur Temperaturkompensation aufweisen, wobei eine Information über die Temperatur T zugeführt wird. Die Frequenzvergleichseinrichtung 3 erzeugt abhängig vom Ergebnis des Frequenzvergleichs ein digitales Nachführsignal SD.

Dieses digitale Nachführsignal SD wird der DDS 2 als Addierwert zugeführt.

Der spannungsgesteuerte Oszillator wird also in Art einer PLL (Phase Locked Loop) auf die Muttertaktfrequenz fut in der Weise nachgeführt, daß das Ausgangssignal der DDS 2 mit der Frequenz fout mit der Frequenz fatal eines nicht temperaturkompensierten Oszillators verglichen wird. Die Nachführung dieser PLL-artigen Schaltung erfolgt durch Einstellen des Steuerwerts der DDS 2. Dieser Steuerwert kann dabei sehr fein abstufbar (nicht ganzzahlig) sein. Dabei gelten die folgenden Gleichungen

Gleichung 3 Fout = Addierwert Fin Addierbereich Gleichung 4 Fout = Fin * Addierwert Addierbereich der DDS 2.

Dabei ist zu berücksichtigen, daß die Frequenz fatal des nicht temperaturkompensierten Oszillators 1 und auch die Frequenz des Ausgangssignals der DDS 2 im Vergleich zu der Frequenz fin des spannungsgesteuerten Oszillators 5 sehr klein ist, wie sich aus Gleichung 2 ergibt, wobei zu berücksichtigen ist, daß der Wert des Addierbereichs wesentlich größer ist als der des Addierwerts A.

Im phasen-und frequenzstarren Ankopplungszustand der in Figur 3 gezeigten Schaltung ist fout = fxtal und in diesem geregelten Zustand gilt : Gleichung 5 Fin Addierbereich Fxtal Addierwert Aus dieser Gleichung ist zu erkennen, daß die erzeugte Mutterfrequenz fut sehr fein abstufbar in kleinen Schritten durch Änderung des Addierwerts an den nicht temperaturkompensierten Oszillator 1 angebunden werden kann.

Somit kann das Ausregeln der Temperaturdrift des nicht temperaturkompensierten Oszillators 1 und der Frequenzablage durch die Steuerung durch stetiges Nachführen dieses Addierwerts als Steuerwert erfolgen. Die Unterdrückung von unerwünschten Signalen erfolgt durch den Oszillator 1 selbst,

da dieser eine hohe Güte aufweist, sowie durch das Tiefpaßfilter 7.

In Figur 4 ist eine Modifikation der in Figur 3 gezeigten Schaltung zur automatischen Frequenzregelung dargestellt.

Diese Modifikation ist vorteilhaft, falls ein Muttertakt fmut mit sehr hoher Frequenz erzeugt werden soll. Wie aus Figur 4 ersichtlich wird dazu ein Frequenzteiler (Vorteiler) 8 zwischen den spannungsgesteuerten Oszillator 5 und die Digital-Syntheseeinrichtung 2 geschaltet. Dieser Teiler 8 teilt die Frequenz des Ausgangssignals des spannungsgesteuerten Oszillators 5 um einen vorbestimmten Wert N. Diese um den Wert N herabgeteilte Frequenz fin wird dann der DDS 2 als Takt zugeführt. Die DDS 2 kann somit mit niedrigem Takt im Vergleich zu dem Muttertakt fut laufen, wodurch der Stromverbrauch und die Anforderungen an die DDS gesenkt werden können. Dies ist besonders vorteilhaft bei Anwendungen wie beispielsweise bei Mobilfunkgeräten, bei denen ein geringer Stromverbrauch höchste Priorität hat.

Durch die digitale Nachführung und die Verwendung der DDS 2 kann somit ein Signal erzeugt werden, das sehr genau und temperaturkompensiert ist.