以下、本発明の実施の形態について図面� ��用いて説明する。なお、図中同一または相� ��部分には同一符号を付してその説明は繰り� ��さない。

 <第1の実施の形態>
 図1は、本発明の第1の実施の形態に係る光� �ットワークの構成を示す図である。

 図1を参照して、光ネットワーク501は、た とえばGE-PONであり、宅側装置401A,401B,401C,401D� �、局側装置402と、スプリッタSP1,SP2とを備え� ��。宅側装置401A,401B,401C,401Dと局側装置402とは 、スプリッタSP1およびSP2ならびに光ファイバ OPTFを介して接続され、互いに光信号を送受� �する。宅側装置401Dと局側装置402とは、スプ� ��ッタSP2および光ファイバOPTFを介して接続さ れ、互いに光信号を送受信する。

 図2は、本発明の第1の実施の形態に係る局� �装置の構成を示す図である。
 図2を参照して、局側装置402は、光モジュー ル301と、PON受信部302と、PON送信部303と、通信 制御部304と、上位ネットワーク受信部305と、 上位ネットワーク送信部306とを備える。光モ ジュール301は、光受信部51と、光送信部52と� �合分波部53と、端子T1~T3とを含む。光受信部5 1は、レンズ201と、受光素子PDと、前置増幅器 101とを含む。光送信部52は、レンズ202と、発� ��素子203とを含む。PON受信部302は、後置増幅� ��54と、クロック/データ再生部55とを含む。

 上位ネットワーク502からのフレームは上� ��ネットワーク受信部305により受信され、通� ��制御部304へ送られる。通信制御部304は、PON� ��信部303を介して光モジュール301の端子T3へ� �レームを出力する。光モジュール301の光送� �部52において、発光素子203は、PON送信部303か ら受けた電気信号であるフレームを光信号に 変換し、レンズ202および合分波部53を介して� ��側装置へ送信する。

 一方、宅側装置から局側装置へ送信され� ��光信号は、合分波部53を介して光受信部51に より受信される。光受信部51において、受光� ��子PDは、合分波部53およびレンズ201を介して 光ファイバOPTFと光学的に結合されている。� �光素子PDは、光ファイバOPTFから受けた光量� �応じた電気信号を出力する。前置増幅器101� �、受光素子PDから受けた電気信号を増幅し、 端子T1を介してPON受信部302へ出力する。

 PON受信部302において、後置増幅器54は、� �置増幅器101から受けた電気信号を増幅して� �ロック/データ再生部55へ出力する。クロッ� �/データ再生部55は、後置増幅器54から受けた 電気信号に基づいて、クロックおよびデータ を再生する。

 通信制御部304は、クロック/データ再生部 55から受けたデータを復号化し、データフレ� ��ムおよび制御フレームを復元する。通信制� ��部304は、復元したこれらのフレームに基づ� ��て、上位ネットワーク送信部306を介して上� ��ネットワーク502へフレームを送信する。ま� ��、通信制御部304は、各宅側装置が送信した� ��信号が時間的に競合しないように、宅側装� ��からのバースト信号の開始タイミングおよ� ��終了タイミング等を管理し、バースト信号� ��送信してもよい期間を示すウインドウを制� ��フレームとして宅側装置に通知する。宅側� ��置は、割り当てられたウインドウにおいて� ��ースト信号を送信してくるため、通信制御� ��304は、管理しているタイミングに基づいて� ��ースト信号の開始時または終了時にリセッ� ��信号RSTを端子T2を介して前置増幅器101へ出� �する。

 図3は、本発明の第1の実施の形態に係る前� �増幅器の構成を示す回路図である。
 図3を参照して、前置増幅器101は、利得制御 回路1と、反転増幅回路2と、差動変換回路3と 、出力バッファ回路4と、NPNトランジスタN1と 、NチャネルMOSトランジスタM1,M11と、コンデ� �サC1と、インバータINVとを備える。反転増幅 回路2は、NPNトランジスタN0,NFと、帰還抵抗RF� ��、抵抗RLと、電流源IS1とを含む。

 NPNトランジスタN1は、受光素子PDのアノー ドに接続されたコレクタおよびベースと、N� �ャネルMOSトランジスタM1のドレインおよびコ ンデンサC1の第1端に接続されたエミッタとを 有する。

 NチャネルMOSトランジスタM1は、利得制御� ��路1からのゲイン切り替え信号GSWを受けるゲ ートと、接地電圧源PS2およびコンデンサC1の� ��2端に接続されたソースとを有する。

 NチャネルMOSトランジスタM11は、インバー タINVの出力に接続されたゲートと、固定電圧 源PS4に接続されたドレインと、コンデンサC1� ��第1端に接続されたソースとを有する。

 NPNトランジスタN0は、NPNトランジスタN1の ベースおよび帰還抵抗RFの第1端に接続された ベースと、抵抗RLの第1端およびNPNトランジス タNFのベースに接続されたコレクタと、接地� ��圧源PS2に接続されたエミッタとを有する。N PNトランジスタNFは、固定電圧源PS3および抵� �RLの第2端に接続されたコレクタと、帰還抵� �RFの第2端および電流源IS1の第1端に接続され� ��エミッタとを有する。

 電流源IS1の第2端が接地電圧源PS2に接続さ れている。受光素子PDのカソードが固定電圧� ��PS1に接続されている。

 差動変換回路3は、反転増幅回路2の出力� �圧VAMPすなわちNPNトランジスタNFのエミッタ� �圧を差動信号に変換し、出力バッファ回路4� ��介して出力信号VOUTとして端子T1へ出力する� ��

 帰還抵抗RFは、出力電圧VAMPすなわちNPNト� ��ンジスタN0の出力を、NPNトランジスタN0のベ ースに帰還するために設けられている。

 NチャネルMOSトランジスタM1は、受光素子P DからNPNトランジスタN0および帰還抵抗RFへ流� ��る電流と、受光素子PDからNPNトランジスタN1 のコレクタおよびエミッタを介して接地電圧 源PS2へ流れる電流との比率を制御するために 設けられている。

 図4は、本発明の第1の実施の形態に係る� �置増幅器において、NチャネルMOSトランジス� ��M1がオンし、かつNチャネルMOSトランジスタM 11がオフしている状態を示す回路図である。

 利得制御回路1は、出力電圧VAMPに基づい� �ゲイン切り替え信号GSWを生成して出力する� �より詳細には、利得制御回路1は、バースト� ��号である光入力信号の先頭において、論理� ��ーレベルのゲイン切替信号GSWを出力して光� ��力信号の受信を開始する。その後、光入力� ��号の複数ビット分の期間における、出力電� ��VAMPのレベルの平均値を算出する。そして、 利得制御回路1は、反転増幅回路2の出力電圧V AMPの平均値が所定値未満すなわち光入力信号 のレベルが大きい場合には、論理ハイレベル のゲイン切り替え信号GSWを出力することによ り、NチャネルMOSトランジスタM1をオンする。 そうすると、NPNトランジスタN1のエミッタ電� ��が下がり、NPNトランジスタN1がオンする。� �れにより、NPNトランジスタN1およびNチャネ� �MOSトランジスタM1を通してバイパス電流ibps� �受光素子PDから接地電圧源PS2へ流れる。すな わち、受光素子PDからの検出電流ipdが反転増� ��回路2への入力電流iinとバイパス電流ibpsと� �分流される。このとき、NPNトランジスタN0お よびN1のエミッタがそれぞれ接地電圧源PS2に� ��合されていることから、NPNトランジスタN0� �よびN1はカレントミラー回路のような動作を 行ない、バイパス電流ibpsに対応する電流がNP NトランジスタN0のコレクタからエミッタへ流 れる。なお、本発明において、「結合してい る」とは、各回路要素同士が直接接続されて いる状態に限らず、各回路要素間に他の回路 要素が接続されている場合も含む。

 一方、利得制御回路1は、出力電圧VAMPの� �均値が所定値以上すなわち光入力信号のレ� �ルが小さい場合には、論理ローレベルのゲ� �ン切り替え信号GSWを出力することにより、N� ��ャネルMOSトランジスタM1をオフする。そう� �ると、NPNトランジスタN1のエミッタ電位が上 がり、NPNトランジスタN1がオフする。これに� ��り、受光素子PDからの検出電流ipdは分流さ� �ず、入力電流iinとして反転増幅回路2へ流れ� ��。

 なお、利得制御回路1は、出力電圧VAMPの� �ベルの平均値の代わりに、バースト信号で� �る光入力信号の先頭において、光入力信号� �複数ビット分の期間における出力電圧VAMPの� ��トム値を検出し、このボトム値に基づいて� ��イン切り替え信号GSWの論理レベルを決定す� ��構成であってもよい。

 インバータINVは、利得制御回路1から受け たゲイン切り替え信号GSWの論理レベルを反転 してNチャネルMOSトランジスタM11のゲートへ� �力する。

 利得制御回路1は、バースト信号ごとに通 信制御部304からリセット信号RSTを受けて、N� �ャネルMOSトランジスタM11をオンする。これ� �より、固定電圧源PS4からコンデンサC1に電荷 が注入されるため、NPNトランジスタN1のエミ� ��タ電位を迅速に上昇させることができる。� ��こで、固定電圧源PS4の出力電圧は、NPNトラ� ��ジスタN1のベース・エミッタ間電圧より大� �い電圧であればよい。ただし、NチャネルMOS� ��ランジスタM1をオフからオンにした場合に� �いて、コンデンサC1から電荷を引き抜く時間 を短縮するためには、固定電圧源PS4の出力電 圧は、NPNトランジスタN1のベース・エミッタ� ��電圧に近い電圧であることが好ましい。

 また、利得制御回路1は、バースト信号ご とに通信制御部304からリセット信号RSTを受け て、出力電圧VAMPの平均値をクリアする。バ� �スト信号の光強度は、宅側装置ごとに大き� �異なる場合がある。バースト信号ごとに出� �電圧VAMPの平均値をクリアすることにより、� ��去に受信したバースト信号の影響を受ける� ��となく、新たに受信するバースト信号に対� ��て、出力電圧VAMPのレベルを精度良く検出し て、ゲイン切り替え信号GSWを生成することが できる。

 なお、利得制御回路1は、通信制御部304か らリセット信号RSTを受ける構成に限らず、バ ースト信号の開始または終了を自ら検出し、 ゲイン切り替え信号GSWの論理レベルを初期値 に戻す構成であってもよい。また、局側装置 402がバースト信号ではなく連続信号を受信す る場合には、リセット信号RSTは存在しなくて もよい。

 ここで、NPNトランジスタN0の相互コンダ� �タンスをgm0とし、反転増幅回路2の利得をAと し、帰還抵抗RFの抵抗値をRFとし、抵抗RLの抵 抗値をRLとする。前置増幅器101の入力ノード� ��なわち受光素子PDとNPNトランジスタN1との接 続ノードから見た帰還抵抗RFのAC的なインピ� �ダンスZRFは、以下の式で表わされる。

 また、NPNトランジスタN0のベース電流をib 0とし、ベース電圧をvb0とし、電流利得をhfe0� ��する。前置増幅器101の入力ノードから見たN PNトランジスタN0のAC的なインピーダンスZ0は� ��以下の式で表わされる。

 ここで、一般的にhfe0>>(RF/RL)であるこ とから、式(1)および式(2)を比較した場合、帰 還形TIAである前置増幅器101の入力インピーダ ンスは式(1)で近似できる。

 次に、NPNトランジスタN1のベース電流をib 1とし、ベース電圧をvb1とし、相互コンダク� �ンスをgm1とし、真性エミッタ抵抗をre1とし� �電流利得をhfe1とする。前置増幅器101の入力� ��ードから見たバイパス電流ibpsの経路のAC的� ��インピーダンスZ1は、以下の式で表わされ� �。

 NチャネルMOSトランジスタM1がオフしてい� ��場合、受光素子PDからの検出電流ipdはすべ� �入力電流iinとなる。一方、NチャネルMOSトラ� ��ジスタM1がオンしている場合、検出電流ipd� �式(1)で表わされるインピーダンスZRFと式(3)� �表わされるインピーダンスZ1との比率に基づ いて、以下の式(4)のように入力電流iinとバイ パス電流ibpsとに分流される。

 ここで、NPNトランジスタN0およびN1のベー ス・エミッタ間電圧は等しく、NPNトランジス タN1およびNPNトランジスタN0の動作点は等し� �。また、NPNトランジスタN0およびN1は同じ構� ��のトランジスタである。これにより、gm1/gm0 はNPNトランジスタN0およびN1のサイズ比で決� �る値となり、製造ばらつきおよび温度変動� �対して安定した値となる。

 なお、本発明において、「トランジスタ� ��サイズ」とはトランジスタの相互コンダク� ��ンスを決める構造上のサイズを意味する。� ��とえば、NPNトランジスタではエミッタ幅×� �ミッタ長であり、NチャネルMOSトランジスタ� ��はゲート幅/ゲート長である。また、複数の トランジスタを並列に接続する場合には、サ イズは並列接続された各トランジスタのサイ ズの和となる。

 同様に、帰還抵抗RFおよび抵抗RLをたとえ ばポリ抵抗および金属抵抗等の同種のデバイ スで製造する、すなわち同じ材料で形成する ことにより、RF/RLは製造ばらつきおよび温度� ��動に対して安定した値となる。

 また、一般的にRF/RL>1であるため、NPNト ランジスタN0と同程度のサイズのNPNトランジ� ��タN1によって入力電流iinを効果的に抑制す� �ことができる。

 たとえば、帰還抵抗RFの抵抗値を1000ωと� �、抵抗RLの抵抗値を200ωとし、NPNトランジス� ��N0およびN1のサイズを等しくする、すなわち gm1/gm0=1とした場合、入力電流iinとバイパス電 流ibpsとの比は以下のようになる。

 このように、NチャネルMOSトランジスタM1� ��オンすることにより、NチャネルMOSトランジ スタM1がオフしている場合と比べて入力電流i inを1/6に抑えることができるため、前置増幅� ��101の強入力耐性を6倍に高めることができる 。

 NチャネルMOSトランジスタM1がオフしてい� ��場合の前置増幅器101の利得ZTは、以下の式� �表わされる。

 また、NチャネルMOSトランジスタM1がオン� ��ている場合の前置増幅器101の利得ZTは、以� �の式で表わされる。

 このように、本発明の第1の実施の形態に 係る前置増幅器では、出力電圧VAMPに基づい� �、受光素子PDからの検出電流ipdの分流比率す なわち入力電流iinとバイパス電流ibpsとの比� �制御する。このような構成により、バイパ� �電流ibpsが検出電流ipdに対する比率で決まり� ��強入力のときはバイパス電流ibpsの量を多く し、弱入力のときはバイパス電流ibpsの量を� �なくすることができる。これにより、反転� �幅回路2が飽和して前置増幅器101のダイナミ� ��クレンジが狭くなることを防ぐことができ� ��かつS/N比の劣化を防ぐことができる。また� ��検出電流ipdの分流比率は、抵抗の比率とト� ��ンジスタの相互コンダクタンスの比率とで� ��まる製造ばらつきおよび温度変動に対して� ��定した値であり、パラメータ調整が容易で� ��る。

 また、本発明の第1の実施の形態に係る前 置増幅器では、出力信号VOUTを監視し、光入� �信号のレベルが大きい場合には、NチャネルM OSトランジスタM1をオンする。これにより、� �光素子PDからの検出電流ipdの一部をバイパス 電流ibpsとしてグランドにバイパスし、反転� �幅回路2への入力電流iinを小さくすることで� ��前置増幅器101の利得を見かけ上小さくする� ��このような構成により、帰還抵抗の抵抗値� ��切り替える必要がなくなるため、利得切り� ��え前後で帰還ループの特性に変更を生じさ� ��ず、位相余裕の制御を不要にすることがで� ��る。

 また、高周波用のTIAでは、高速動作を実� ��するために、低周波用のTIAと比べて入力イ� ��ピーダンスすなわち帰還抵抗の抵抗値が小� ��く設定される。このため、図3に示す前置増 幅器101で考えた場合、バイパス電流ibpsの経� �の抵抗成分を低減する、すなわちNチャネルM OSトランジスタM1のオン抵抗を小さくする必� �がある。しかしながら、NチャネルMOSトラン� ��スタM1のオン抵抗は製造ばらつきおよび温� �変動が大きいために制御しにくいパラメー� �であり、このオン抵抗を無視できる程度に� �さくするためには、NチャネルMOSトランジス� ��M1のサイズを大きくする必要がある。この� �き、前置増幅器の入力ノードにおける寄生� �量が大きくなると、高周波動作が困難にな� �てしまう。

 しかしながら、本発明の第1の実施の形態 に係る前置増幅器では、NチャネルMOSトラン� �スタM1は、NPNトランジスタN1のエミッタと接� ��電圧源PS2との間に接続されている。これに� ��り、NPNトランジスタN1はエミッタ接地状態� �動作するため、NチャネルMOSトランジスタM1� �寄生容量は前置増幅器の入力ノードからは� �えない。また、NチャネルMOSトランジスタM1� �寄生容量が大きくなるほど、NPNトランジス� �N1のエミッタは高周波領域において強く接地 される。すなわち、NチャネルMOSトランジス� �M1のオン抵抗を小さくするとともに、高周波 領域におけるNPNトランジスタN1の動作を安定� ��することができる。

 また、NPNトランジスタN0のベース・エミ� �タ間容量をCbe0とし、ベース・コレクタ間容� ��をCbc0とすると、入力ノードからはCbe0+(1+A)× Cbc0の容量が見える。ただし、(1+A)はミラー効 果によるものである。これに対して、入力ノ ードから見たNPNトランジスタN1の容量はベー� ��・エミッタ間容量Cbe1のみを考慮すればよい 。したがって、前置増幅器101の入力容量に対 するNPNトランジスタN1の影響を抑えることが� ��きる。

 また、特許文献1に記載の前置増幅器では 、光入力信号の1ビットごとにアバランシェ� �ォトダイオードの出力電流を分流するか否� �を切り替える構成である。このため、高速� �制御ループが必要となることから、広帯域� �を図ることが困難である。

 しかしながら、本発明の第1の実施の形態 に係る前置増幅器では、利得制御回路1は、� �ースト信号の先頭において、光入力信号の� �数ビット分の期間における、出力電圧VAMPの� ��ベルの平均値を算出する。そして、利得制� ��回路1は、出力電圧VAMPの平均値に基づいて� �ゲイン切り替え信号GSWを生成する。その後� �バースト信号区間においては、ゲイン切り� �え信号GSWを固定しておけばよく、制御ルー� �は動作しない。このような構成により、高� �な制御ループが不要となることから、容易� �広帯域化を図ることができる。

 なお、NPNトランジスタN0およびN1は、バイ ポーラトランジスタ以外のトランジスタであ ってもよく、たとえばNチャネルMOSトランジ� �タに置き換えることが可能である。また、� �ンデンサC1は、NチャネルMOSトランジスタM1の 寄生容量が十分にある場合は、設けなくても よい。

 次に、本発明の他の実施の形態について� ��面を用いて説明する。なお、図中同一また� ��相当部分には同一符号を付してその説明は� ��り返さない。

 <第2の実施の形態>
 本実施の形態は、第1の実施の形態に係る前 置増幅器と比べて回路のマッチングを改善し た前置増幅器に関する。

 図5は、本発明の第2の実施の形態に係る� �置増幅器の構成を示す図である。図6は、本� ��明の第2の実施の形態に係る前置増幅器にお いて、NチャネルMOSトランジスタM0およびM1が� ��ンし、かつNチャネルMOSトランジスタM11がオ フしている状態を示す回路図である。

 図5を参照して、前置増幅器102は、本発明 の第1の実施の形態に係る前置増幅器と比べ� �、さらに、NチャネルMOSトランジスタM0と、� �ンデンサC0とを備える。

 NチャネルMOSトランジスタM0は、NPNトラン� ��スタN0のエミッタおよびコンデンサC0の第1� �に接続されたドレインと、接地電圧源PS2お� �びコンデンサC0の第2端に接続されたソース� �、ゲートとを有する。

 NチャネルMOSトランジスタM0のゲートには� ��NチャネルMOSトランジスタM0をオンするため� ��電圧が常に供給される。

 また、NチャネルMOSトランジスタM0のサイ� ��:NチャネルMOSトランジスタM1のサイズ=NPNト� �ンジスタN0のサイズ:NPNトランジスタN1のサイ ズとなるようにこれらのトランジスタのサイ ズが設定される。

 本発明の第1の実施の形態に係る前置増幅 器では、NチャネルMOSトランジスタM1のサイズ を大きくすることで、そのオン抵抗をある程 度小さくすることができるが、NチャネルMOS� �ランジスタM1の小さいオン抵抗により、NPNト ランジスタN0のエミッタとNPNトランジスタN1� �エミッタとの間に電位差が生ずる。

 しかしながら、本発明の第2の実施の形態 に係る前置増幅器では、NチャネルMOSトラン� �スタM0をNPNトランジスタN0のエミッタとグラ� ��ドとの間に挿入することにより、回路のマ� ��チングが改善される。これにより、NPNトラ� ��ジスタN0のエミッタとNPNトランジスタN1のエ ミッタとの電位差を小さくすることができ、 NチャネルMOSトランジスタM0のオン抵抗のばら つきに起因する特性変動を抑えることができ る。

 その他の構成および動作は第1の実施の形 態に係る前置増幅器と同様であるため、ここ では詳細な説明を繰り返さない。

 次に、本発明の他の実施の形態について� ��面を用いて説明する。なお、図中同一また� ��相当部分には同一符号を付してその説明は� ��り返さない。

 <第3の実施の形態>
 本実施の形態は、第1の実施の形態に係る前 置増幅器と比べて利得切り替え用のトランジ スタの配置を変更した前置増幅器に関する。

 図7は、本発明の第3の実施の形態に係る� �置増幅器の構成を示す図である。図8は、本� ��明の第3の実施の形態に係る前置増幅器にお いて、NチャネルMOSトランジスタM1がオンし、 かつNチャネルMOSトランジスタM11がオフして� �る状態を示す回路図である。

 図7を参照して、利得切り替え用のNチャ� �ルMOSトランジスタM1が、NPNトランジスタN1の� ��ースノードに配置されている。すなわち、N チャネルMOSトランジスタM1は、NPNトランジス� ��N1のベースに接続されたソースと、NPNトラ� �ジスタN1のコレクタ、NPNトランジスタN0のベ� ��スおよび帰還抵抗RFの第1端に接続されたド� ��インと、利得制御回路1からのゲイン切り替 え信号GSWを受けるゲートとを有する。

 また、NチャネルMOSトランジスタM11は、N� �ャネルMOSトランジスタM1のソースおよびNPNト ランジスタN1のベースに接続されたドレイン� ��、接地電圧源PS2に接続されたソースとを有� ��る。

 利得制御回路1は、光入力信号の複数ビッ ト分の期間における、反転増幅回路2の出力� �圧VAMPのレベルの平均値を算出する。そして� ��利得制御回路1は、出力電圧VAMPの平均値が� �定値未満である場合には、論理ハイレベル� �ゲイン切り替え信号GSWを出力することによ� �、NチャネルMOSトランジスタM1をオンする。� �うすると、NPNトランジスタN1のベース電位が 上がり、NPNトランジスタN1がオンする。これ� ��より、NPNトランジスタN1を通してバイパス� �流ibpsが受光素子PDから接地電圧源PS2へ流れ� �。すなわち、受光素子PDからの検出電流ipdが 反転増幅回路2への入力電流iinとバイパス電� �ibpsとに分流される。このとき、NPNトランジ� ��タN0およびN1はカレントミラー回路に近い動 作を行ない、バイパス電流ibpsに対応する電� �がNPNトランジスタN0のコレクタからエミッタ へ流れる。

 一方、利得制御回路1は、出力電圧VAMPの� �均値が所定値以上である場合には、論理ロ� �レベルのゲイン切り替え信号GSWを出力する� �とにより、NチャネルMOSトランジスタM1をオ� �し、かつNチャネルMOSトランジスタM11をオン� ��る。そうすると、NPNトランジスタN1のベー� �電位が接地電位となり、NPNトランジスタN1が オフする。これにより、受光素子PDからの検� ��電流ipdは分流されず、入力電流iinとして反� ��増幅回路2へ流れる。

 なお、利得制御回路1は、出力電圧VAMPの� �ベルの平均値の代わりに、バースト信号で� �る光入力信号の先頭において、光入力信号� �複数ビット分の期間における出力電圧VAMPの� ��トム値を検出し、このボトム値に基づいて� ��イン切り替え信号GSWの論理レベルを決定す� ��構成であってもよい。

 NチャネルMOSトランジスタM1のオン抵抗をR ON1とすると、前置増幅器103の入力ノードから 見たバイパス経路のインピーダンスZ1は、以� ��の式で表わされる。

 NPNトランジスタN1のベースノードは高周� �ラインであり、寄生容量に敏感である。こ� �ため、NチャネルMOSトランジスタM1のサイズ� �大きくすることは困難である。

 しかしながら、式(8)から、オン抵抗RON1は 1/(hfe1+1)となり、一般にhfe1>100である。この ため、NチャネルMOSトランジスタM1のサイズが 比較的小さく、オン抵抗RON1が大きい場合で� �、1/gm1>>RON1/(1+hfe1)となることから、Z1~1/g m1と近似することができる。すなわち、式(8)� ��式(3)に近似できるため、本発明の第1の実施 の形態に係る前置増幅器に近い効果を奏する ことができる。

 ここで、NチャネルMOSトランジスタM1がオ� ��している場合、NチャネルMOSトランジスタM11 は前置増幅器103の信号ラインすなわち検出電 流ipdの経路から分離されるため、NチャネルMO SトランジスタM11の寄生容量は前置増幅器103� �特性に影響しない。

 また、NチャネルMOSトランジスタM1がオン� ��ている場合、NチャネルMOSトランジスタM11の 寄生容量は前置増幅器103の信号ラインに影響 する。しかしながら、NチャネルMOSトランジ� �タM11は小さいサイズのものを使用すること� �できるため、この影響を最小限に抑えるこ� �ができる。さらに、NチャネルMOSトランジス� ��M1がオンする場合には、光入力信号のレベ� �が大きいことから、前置増幅器103の帯域がN� ��ャネルMOSトランジスタM11の寄生容量によっ� ��小さくなったとしても、前置増幅器103の特� ��に与える影響は小さい。

 その他の構成および動作は第1の実施の形 態に係る前置増幅器と同様であるため、ここ では詳細な説明を繰り返さない。

 次に、本発明の他の実施の形態について� ��面を用いて説明する。なお、図中同一また� ��相当部分には同一符号を付してその説明は� ��り返さない。

 <第4の実施の形態>
 本実施の形態は、第1の実施の形態に係る前 置増幅器と比べてDCバイアス電流を増強した� ��置増幅器に関する。

 図9は、本発明の第4の実施の形態に係る前� �増幅器の構成を示す図である。
 図9を参照して、前置増幅器104は、本発明の 第1の実施の形態に係る前置増幅器と比べて� �さらに、電流源IS2を備える。

 電流源IS2は、固定電圧源PS5と、NPNトラン� ��スタN1のコレクタとの間に接続されている� �

 電流源IS2は、論理ハイレベルのゲイン切� ��替え信号GSWを受けて、NPNトランジスタN1の� �レクタに定電流Idcを供給する。

 前置増幅器101~103におけるNPNトランジスタ N1は、オン状態においてDCバイアス電流Ibiasを 必要とする。このDCバイアス電流Ibiasは、検� �電流ipdおよび反転増幅回路2によってまかな� ��れる。

 ここで、検出電流ipdが大きい場合には、N チャネルMOSトランジスタM1をオン状態として� ��置増幅器の利得を低い方に切り替えると、� ��出電流ipdによってNPNトランジスタN1のDCバイ アス電流をまかなうことができる。

 一方、検出電流ipdが小さい場合において� ��NチャネルMOSトランジスタM1をオン状態とし� ��前置増幅器の利得を低い方に切り替えると� ��検出電流ipdから十分なDCバイアス電流を確� �することができず、反転増幅回路2が不足分� ��供給しようとする。このとき、反転増幅回� ��2に十分な電流供給能力がないと、前置増幅 器の入力ノードの電位が下がり、前置増幅器 の出力ノードすなわちNPNトランジスタNFのエ� ��ッタ電位が上がる。これにより、NPNトラン� ��スタN0のベース・エミッタ間電圧およびNPN� �ランジスタNFのベース・エミッタ間電圧が低 下するため、前置増幅器の動作速度が低下し てしまう場合がある。

 しかしながら、本発明の第4の実施の形態 に係る前置増幅器では、NチャネルMOSトラン� �スタM1をオン状態として前置増幅器の利得を 低い方に切り替える場合には、電流源IS2から NPNトランジスタN1のコレクタに定電流Idcを供� ��する。このような構成により、検出電流ipd� ��分流する場合でも、十分なDCバイアス電流� �確保することができる。

 その他の構成および動作は第1の実施の形 態に係る前置増幅器と同様であるため、ここ では詳細な説明を繰り返さない。

 次に、本発明の他の実施の形態について� ��面を用いて説明する。なお、図中同一また� ��相当部分には同一符号を付してその説明は� ��り返さない。

 <第5の実施の形態>
 本実施の形態は、第1の実施の形態に係る前 置増幅器と比べて多段階の利得切り替えを可 能とした前置増幅器に関する。

 図10は、本発明の第5の実施の形態に係る前� ��増幅器の構成を示す図である。
 図10を参照して、前置増幅器105は、利得制� �回路1の代わりに利得制御回路11を備え、か� �本発明の第1の実施の形態に係る前置増幅器� ��同様のNチャネルMOSトランジスタM1およびコ� ��デンサC1の組を複数備える。すなわち、前� �増幅器105は、利得制御回路11と、反転増幅回 路2と、NPNトランジスタN1~Nnと、NチャネルMOS� �ランジスタM1~Mnと、コンデンサC1~Cnとを備え� ��。

 NPNトランジスタN1~Nnのコレクタが受光素� �PDのアノードに共通に接続され、ベースがNPN トランジスタN0のベースおよび帰還抵抗RFの� �1端に共通に接続され、エミッタがNチャネル MOSトランジスタM1~MnおよびコンデンサC1~Cnの� �ち、対応のNチャネルMOSトランジスタのドレ� ��ンおよび対応のコンデンサの第1端に接続さ れている。

 前置増幅器105では、複数のバイパス経路� ��設けられ、多段階の利得切替が可能である� ��

 すなわち、利得制御回路11は、出力電圧VA MPに基づいてゲイン切り替え信号GSW1~GSWnを生� ��し、NチャネルMOSトランジスタM1~Mnのゲート� ��それぞれ出力する。NチャネルMOSトランジス タM1~Mnは、オン状態のとき、それぞれバイパ� ��電流ibps1~ibpsnを流す。NチャネルMOSトランジ� ��タM1~Mnの中からオン状態とする1または複数� ��NチャネルMOSトランジスタを選択することに より、多段階の利得切替が可能となる。また 、並列接続された複数の帰還抵抗を設けるこ とで多段階の利得切替を行なう構成と比べて 、NPNトランジスタN1~Nnのサイズを調整するこ� ��により、容易に利得を調整することができ� ��。

 なお、前置増幅器105は、本発明の第2の実 施の形態に係る前置増幅器と同様のマッチン グ用NチャネルMOSトランジスタM0をNチャネルMO SトランジスタM1~Mnに対応して複数備える構成 であってもよい。また、本発明の第3の実施� �形態に係る前置増幅器と同様に、DCバイアス 電流を供給する電流源IS2を備える構成であっ てもよい。

 その他の構成および動作は第1の実施の形 態に係る前置増幅器と同様であるため、ここ では詳細な説明を繰り返さない。

 次に、本発明の他の実施の形態について� ��面を用いて説明する。なお、図中同一また� ��相当部分には同一符号を付してその説明は� ��り返さない。

 <第6の実施の形態>
 本実施の形態は、第1の実施の形態に係る前 置増幅器と比べてバイパス経路の抵抗値を連 続的に変化させることを可能とした前置増幅 器に関する。

 図11は、本発明の第6の実施の形態に係る� ��置増幅器の構成を示す図である。図12は、� �発明の第6の実施の形態に係る前置増幅器に� ��いて、NチャネルMOSトランジスタM1がオンし� ��いる状態を示す回路図である。

 図11を参照して、前置増幅器106は、本発� �の第1の実施の形態に係る前置増幅器と比べ� ��、利得制御回路1の代わりに利得制御回路12� ��備える。利得制御回路12は、利得制御回路1� ��異なり、リセット信号RSTを受けない。また� ��前置増幅器106は、本発明の第1の実施の形態 に係る前置増幅器と比べて、NチャネルMOSト� �ンジスタM11およびインバータINVを備えない� �

 利得制御回路12は、出力電圧VAMPの平均値� ��基づいてゲイン制御信号GCNTを生成し、Nチ� �ネルMOSトランジスタM1のゲートおよびNチャ� �ルMOSトランジスタM11のゲートへ出力する。� �り詳細には、利得制御回路12は、出力電圧VAM Pに基づいて、ゲイン制御信号GCNTの電圧値を� ��続的にすなわち3段階以上に制御することに より、NチャネルMOSトランジスタM1のオン抵抗 を連続的に制御する。すなわち、図12に示す� ��うに、NチャネルMOSトランジスタM1は、可変� ��抗として機能する。

 これにより、NPNトランジスタN1のエミッ� �電位すなわちベース・エミッタ間電圧を連� �的に制御できるため、相互コンダクタンスgm 1を連続的に制御することができる。

 ここで、前置増幅器101~105では、利得を切 り替えると、出力ノードのDC電位が変化する� ��これに起因して、通信信号受信中の利得切� ��時に受信エラーが生じる場合は、前置増幅� ��101~105は連続信号が送受信される通信システ ムには好適ではない。一方、受動的ネットワ ークの局側装置のように、光入力信号がバー スト信号であり、かつ、宅側装置ごとに光入 力信号のパワーが異なりうる場合には好適で ある。バースト信号ごとにバースト信号の受 信開始時に利得を決定して固定できるため、 通信信号受信中に利得が切り替わることがな く、受信エラーが発生しない。したがって、 前置増幅器101~105を、リセット信号RSTを受け� �ための端子T2を備えた光モジュール301に搭載 することで、ダイナミックレンジを広げ、か つ広帯域の信号を安定して増幅することが可 能なPONに適した光モジュールを得ることがで きる。

 一方、本発明の第6の実施の形態に係る前 置増幅器では、NチャネルMOSトランジスタM1が 完全にオンしている状態では、本発明の第1� �実施の形態に係る前置増幅器と同様の増幅� �性となる。しかしながら、NチャネルMOSトラ� ��ジスタM1のゲート電圧値すなわちゲイン制� �信号GCNTのレベルを連続的に制御することに� ��り、前置増幅器106の利得を連続的に変化さ� ��ることができる。これにより、連続信号を� ��好に受信することができる。また、出力ノ� ��ドのレベルをモニタして、光入力信号のレ� ��ルに応じてゲイン制御信号GCNTすなわちNチ� �ネルMOSトランジスタM1のゲート電圧を制御す るフィードバックループを構成することで、 NチャネルMOSトランジスタM1の特性のばらつき に対応することができる。フィードバックル ープは、特許文献1に記載の構成のように光� �力信号の1ビットごとに応答する必要はなく� ��たとえば、光入力信号の複数ビット分の期� ��における、出力電圧VAMPのレベルの平均値に 応答すればよい。このため、広帯域化を図る ことが容易である。

 今回開示された実施の形態はすべての点� ��例示であって制限的なものではないと考え� ��れるべきである。本発明の範囲は上記した� ��明ではなくて請求の範囲によって示され、� ��求の範囲と均等の意味および範囲内でのす� ��ての変更が含まれることが意図される。