以下、図面を参照しながら、本発明の実� ��の形態を説明する。以下の図面においては� ��説明の簡潔化のため、実質的に同一の機能� ��有する構成要素を同一の参照符号で示す。� ��お、本発明は以下の実施の形態に限定され� ��い。

 本発明者は、電磁界解析を用いて複雑な� ��線パターンの配線干渉を検証した結果、膨� ��な処理時間がかかることに対して、電磁界� ��析を実行する前に予め個々のセル同士の相� ��作用(結合発生の場所)を特定できるのであ� �ば、配線干渉に大きく寄与する結合素子(例� ��ば寄生容量C)を選択的に考慮して計算する� �とができ、それゆえ、解析精度を損なうこ� �なく解析処理時間を大幅に短縮できるとの� �見を得た。本発明はこの知見に基づいてな� �れたものである。以下、これについてさら� �説明する。

 典型的な電磁界解析を経由する手法では� ��図17(b)に示したように配線をメッシュ状に� �割し、分割された全ての個片(セル)に基づい て電磁界解析が実行され、膨大な処理時間が 必要となる。

 一方、本発明の実施の形態では、図1(a)に示 すように、配線30をメッシュ状に分割してセ� ��32(例えば、32a、32b、32c)を生成した後、図1(b )に示すように、所定の素子(RLGC)が設定され� �セル32及びブランチ34からなる等価回路モデ� ��へと置換する。(c)は配線パターンの斜視図� ��一例である。L1,L2はインダクタンス(L素子)� �C1-C4はキャパシタンス(C素子)である。
次いで、その等価回路モデルに基づいて配線 干渉への影響が少ない素子を無視した後、各 素子の回路定数に相当する素子値を導出する 解析処理が実行される。なお、この等価回路 モデルの内容については後述する。 

 以下、図面を参照しながら、本発明の実� ��の形態を説明する。以下の図面においては� ��説明の簡潔化のため、実質的に同一の機能� ��有する構成要素を同一の参照符号で示す。� ��お、本発明は以下の実施形態に限定されな� ��。

 図2を参照しながら、本発明の実施形態に 係る回路基板の解析装置について説明する。 図2は、本実施形態にかかる回路基板の解析� �置100の概略構成を示すブロック図である。� �路基板の解析装置100は、演算処理を行うCPU(� ��算装置)110と、CPU110に接続する記憶装置と、 CPU110に接続する入力装置160とを備える。

 CPU110に接続する記憶装置は、プログラム� ��を記憶したROM120と、CPUの作業領域等となるR AM130と、各種設定データ等を記憶したHDD140と� ��含む。また、入力装置160は、操作者の入力� ��受けるデバイスであり、例えば、キーボー� ��、マウスなどである。なお、プログラムは� ��ROM120に限らず、HDD140やRAM130に記憶されてい� ��もよい。

 CPU110は、RAM130をワークエリアとしてROM120, HDD140に記録されたプログラムを実行可能であ る。本実施形態のCPU110は、例えばROM120に格納 されるプログラム400により、図3に示した各� �テップを実行することができる。すなわち� �CPU110と、ROM120に格納したプログラム400との� �働動作によって、回路基板に形成される配� �のデータを取得する配線データ取得部410と� �回路基板のレイアウトにおける結合発生の� �所を特定する結合特定部420と、結合発生の� �ち当該結合を無視する設定を実行する結合� �視部430と、解析処理(例えば、Moment法による� ��磁界解析)を行う解析処理部440とが具現化さ れる。

 次に、図3も加えて、本発明の実施形態に 係る回路基板の解析方法について説明する。 図3は、本実施形態における回路基板の解析� �法を説明するためのフローチャートである� �

 配線データ取得ステップ(S100)では、解析� ��象となる回路基板に形成される配線のレイ� ��ウトデータを含む配線データを取得する。� ��イアウトデータは、例えば、配線パターン� ��形状データ(原点座標、パターン長、パター ン幅等)である。多層基板の場合には、各層� �との配線パターンの形状データを含む。こ� �処理は、配線データ取得部410が実行する。� �体的には、配線データ取得部410は、キーボ� �ドやマウス等の入力装置160における入力を� �け付けて、その入力に応じて回路基板のレ� �アウトを示す画像データを生成し、その結� �をディスプレイ(Display)150に表示させる。

 次に、結合特定ステップ(S200)では、配線� ��ータ取得ステップで生成した配線のレイア� ��トに基づいて、回路基板のレイアウトにお� ��る結合発生の場所を特定する。この処理は� ��結合特定部420が実行する。すなわち、結合� ��定部420は、配線のレイアウトに基づいて、� ��イアウトにおける結合発生の場所を特定す� ��。結合発生の特定は、種々の方法により行� ��ことが可能であるが、本実施形態では、配� ��のレイアウトから等価回路モデルを作成し� ��特定している。より詳細には、配線のレイ� ��ウトをメッシュ分割し、各メッシュ間に生� ��得る結合(例えば、寄生容量)を等価回路モ� �ル化して特定する。なお、作成し得る等価� �路モデルについては後で詳細に説明する。

 次に、結合無視ステップ(S300)では、特定� ��た結合発生のうち当該結合を無視する設定� ��実行する。結合を無視する設定は、例えば� ��行列式の非対角要素を0に置換することで実 行される。この処理は、結合無視部430が実行 する。つまり、結合無視部430は、特定した結 合に対応する行列の非対角要素を0(ゼロ)に置 換する。なお、ここでいう行列式は、電磁界 解析に用いられる種々の行列式のことであり 、例えば、Moment法におけるインピーダンス行 列方程式Zであってもよいし、あるいはイン� �ーダンス行列方程式Zから分割した各構成要� ��(LGC)からなる行列式であってもよい。

 また、回路基板の設計者は、結合を無視� ��る範囲(つまり、何処の結合に対応する非対 角要素を0置換するか)を任意で設定すること� ��できる。すなわち、結合無視部430は、キー� ��ードやマウス等の入力装置160における入力� ��受け付けて、結合を無視する範囲を設定し� ��次いで、結合を無視する範囲の設定に基づ� ��て、特定した結合に対応する行列の非対角� ��素を0に置換する。なお、本実施形態におけ る結合を無視する範囲は、各メッシュ間の最 低距離によって設定される。

 次に、解析処理ステップ(S300)では、解析� ��理(例えば、Moment法による電磁界解析)を行� �。この処理は、解析処理部440が実行する。� �実施形態の解析処理部440は、結合無視ステ� �プ(S300)にて0置換した行列式を用いて、この� ��析を行う。

 上記構成では、0要素が多く対角行列に近 づいた行列式を用いて各種の電磁界解析を行 うことができるので、非常に短い時間で演算 を完了することができる。つまり、本実施形 態の回路基板の解析方法によれば、まず、回 路基板のレイアウトにおける結合発生の場所 を特定し、その後、結合発生のうち当該結合 を無視する設定を実行するので、レイアウト に発生し得る結合を選択的に無視して解析処 理を実行することができる。

 典型的な電磁界解析では、配線干渉の結� ��としてのインピーダンスZを導出することは 可能であったが、解析前に寄生素子成分を分 離することはできず、それゆえ全てのメッシ ュに対して解析を行う必要があった。その結 果、解析処理に膨大な時間を費やし、配線パ ターンが複雑化すると解析が完了しないこと さえ有り得た。これに対し、本実施形態では 、結合発生の場所を予め特定することによっ て電磁界解析では事前に分離できなかった結 合素子成分を分離することができ、それゆえ 配線干渉にあまり寄与しない結合素子成分を 選択的に無視して演算することができる。従 って、解析処理の時間を大幅に短縮すること ができる。その結果、典型的な電磁界解では 対処できなかった複雑な配線パターンの解析 や大規模解析を行うことが可能となる。また 、処理時間を大幅に短縮することができるた め、回路基板の設計へのフィードバックも容 易になり、回路基板のレイアウトの最適化を 図ることが可能となる。

 次に、図3を参照しながら、本発明の実施 の形態に係る回路基板の解析方法について説 明する。図3は、本実施の形態における回路� �板の解析方法を説明するためのフローチャ� �トである。

 本実施の形態の回路基板の解析方法は、� ��路基板の配線レイアウトを解析する方法で� ��り、回路基板に形成される配線のデータ(例 えば、図1中の「30」)を取得する配線データ� �得ステップ(S10)を実行し、その後、前記配線 をメッシュ分割して、セル(図1中の「32」)と� ��互いに隣接するセル間を接続するブランチ( 図1中の「34」)とを設定する基本回路図作成� �テップ(S20)を実行する。本実施の形態では、 基本回路図作成ステップ(S20)には、配線をメ� ��シュ分割するステップ(S22)と、セル及びブ� �ンチを設定するステップ(S24)とが含まれてい る。なお、図1(b)の等価回路モデルを用いて� �セル及びブランチに設定する各素子(例えば� ��寄生容量Cなど)について簡単に説明すると� �各ブランチ34は、直列の抵抗(R)及び直列の自 己インダクタンス(L)を持ち、各ブランチ34間� ��、相互インダクタンス(L)を持つ。また、各� ��ル32は、グラウンドに対してキャパシタン� �(C)及びコンダクタンス(G)を持ち、各セル32間 は、キャパシタンス(C)及びコンダクタンス(G) を持つ。

 次いで、各セルと各セル間及び各ブラン� ��と各ブランチ間にそれぞれ設定された各素� ��に対して、当該素子を無視する範囲を設定� ��る干渉解析設定ステップ(S30)を行った後、� �子を無視する範囲の設定に基づいて、素子� �無視を実行する素子無視処理ステップ(S40)を 実行する。最後に、各セルと各セル間及び各 ブランチと各ブランチ間に設定された素子の 回路定数に相当する素子値を導出する回路定 数導出ステップ(S50)を実行する。

 以下、図3に加えて、図4~図9を参照して、 本発明の実施の形態に係る回路基板の解析方 法をさらに詳しく説明する。

 まず、図3に示すように、回路基板に形成 される配線データを取得する(ステップS10)。� ��こで取得される配線データは、配線をメッ� ��ュ分割して、セルと、ブランチとを設定す� ��ことができるように設定されたデータであ� ��ばよく、具体的には、回路基板に形成する� ��線のレイアウトを示すデータを含んでいれ� ��よい。

 ステップS10で得た配線レイアウトの一例� ��図4(a)に示す。ここでは、回路基板上に2本� �配線(12a及び12b)が平行に配置された例を示し ている。なお、各配線(12a及び12b)の両端には� ��ポート(P1、P2、P3、P4)が設定されている。詳 細には、配線12aの左端にポートP1が、配線12a� ��右端にポートP2が設定されている。また、� �線12bの左端にポートP3が、配線12bの右端にポ ートP4が設定されている。ポート(P1~P4)は、各 配線(12a及び12b)において外部からの信号を入� ��力する機能を有する。

 次に、ステップS20では、ステップS10で得� ��配線をメッシュ分割する。メッシュ分割と� ��、回路基板上の配線を複数のエリアに分割� ��てメッシュ状にすることである。メッシュ� ��形状は、配線を複数のエリアに分割し得る� ��状であればよく、四角形状であってもよい� ��、三角形状であってもよいし、あるいは多� ��形状とすることもできる。例えば、図4(b)の 例では、各配線(12a及び12b)は四角形状にメッ� ��ュ化されている。

 次に、ステップS30では、メッシュ分割さ� ��た各個片をセルとして設定する。例えば、� ��4(b)では、配線12aを2つにメッシュ分割して� �それぞれセル14a及びセル14bを設定している� �同様に、配線12bも2分割し、セル14c及びセル1 4dを設定している。さらに、セルの設定は、� ��部信号を入出力するポートに対しても実行� ��れる。すなわち、各ポートは、メッシュ分� ��に極小のセルとして扱われる。ポートに設� ��されるセルのサイズは、解析周波数によっ� ��適宜変更することができ、例えば、解析周� ��数の上限を6GHzとした場合、各ポートに一辺 0.5mmの正方形状のセルが設定される。具体的� ��は、配線12aの各ポート(P1、P2)に対してセル1 4e及びセル14fを設定し、配線12bのポート(P3,P4) に対してセル14g及びセル14hを設定している。

 続いて、このようにして設定された各セ� ��の物理的な接続状態に基づいて、互いに隣� ��するセル間にブランチを持つように設定す� ��。このブランチの設定は、物理的なレイア� ��トベースではなく電気的な等価回路モデル( 基本回路図)を構築して行われる。具体的に� �、以下の(1)~(4)の設定条件Jに基づいてセル及 びブランチからなる等価回路モデルを構築す る。

 <セル・ブランチの設定条件J>
 (1)各ブランチは、自己素子として直列の抵� ��(R)及び自己インダクタンス(L)を持つ。

 (2)各ブランチ間は、相互素子として相互� ��ンダクタンス(L)を持つ。

 (3)各セルは、自己素子としてグラウンド� ��対してキャパシタンス(C)及びコンダクタン� ��(G)を持つ。

 (4)各セル間は、相互素子としてキャパシ� ��ンス(C)及びコンダクタンス(G)を持つ。

 ここで、(2)及び(4)の設定による相互素子( LCG)は、いわゆる寄生素子(又はカップリング� ��子)であり、レイアウトベースのセル間の接 続状態から電気的特性に影響し得る相互作用 (結合関係)を特定すべく設定したパラメータ� ��ある。

 また、(1)及び(3)の設定による自己素子(RLG C)は、セルあるいはブランチそのものが保有� ��る電気的特性である。

 より詳細には、本実施の形態では、解析� ��法としてモーメント法を使用しており、モ� ��メント法では、隣り合うメッシュのセル間� ��対してrooftop基底関数が定義される。このroo ftop基底関数に対して、電流I及び電圧Vを電磁 界から求めるとインピーダンス行列方程式Z([ Z]・[I]=[V])が得られる。本実施の形態におい� �設定する自己素子(RLGC)及び相互素子(LCG)は、 このインピーダンスZを離散化して等価回路� �デルとして解釈したものである。具体的に� �、自己素子に関しては、[Rs+jωLs+1/(jωCs)+Gs]・ [I]=[V]の式を用いて分割され、相互素子に関� �ては、[jωLm+1/(jωCm)+Gm]・[I]=[V]の式を用いて� �割される。本実施の形態の解析方法では、� �計したレイアウトを等価回路モデル化する� �とによって、インピーダンスZを各構成要素( RLGC)に分割し、その後、それぞれの構成要素� ��導出する。インピーダンスZから分割した各 構成要素(RLGC)を導出する方法は、例えば、分 割したインピーダンス行列方程式を、各構成 要素にrooftop基底関数から求まる電流、電圧� �に基づいてRs等を導出する事により実現され る。

 図4(b)に示したレイアウトを等価回路モデ ル化したものを図5(a)及び図5(b)に示す。等価� ��路モデルを分かりやすく説明するために、� ��ンダクタンスL(図5(a))とキャパシタンスC(図5 (b))とに分けて示している。

 図5(a)に示すように、ブランチ16(16a~16f)は� ��隣接する2つのセル14の間に設定される。各� ��ランチ16は、セル14同士を電気的に分岐する ものであり、自己インダクタンス(以下、自� �L素子と称する)を有する。この自己L素子は� �随する電流基底関数による磁気的な自己結� �を表す。図中のL11、L22、L33、L44、L55、L66が� �己L素子に該当する。

 さらに、各ブランチ16の間には、寄生素� �成分である相互インダクタンス(以下、相互L 素子と称する)が設定される。例えば、ブラ� �チ16aは、他のブランチ(16b~16f)との間に相互L� ��子(L12、L13,L14、L15、L16)を持つ。なお、ここ� ��は、図を簡略化するために、その他の各ブ� ��ンチ間における相互L素子は省略しているが 、これについても同様に、それぞれ相互L素� �を持つことに変わりない。このモデルにお� �て、各ブランチが持つ自己L素子と、各ブラ� ��チ間が持つ相互L素子とを行列式で表すと図 6に示す通りである。L行列を構成する各要素� ��、各ブランチ及び各ブランチ間に設定した� ��L素子が対応し、自己L素子は対角要素とな� �、相互L素子は非対角要素となる。この例で� ��、全部で6個のブランチが設定されるため6× 6のL行列となる。

 また、図5(b)に示すように、各セル14は、� ��ラウンドに対するキャパシタンス(以下、自 己C素子と称する)を持ち、この自己C素子は付 随する電流基底関数による電気的な自己結合 を表す。図中のC11、C22、C33、C44、C55、C66、C77 ,C88が自己C素子に該当する。

 加えて、各セル14の間にも、寄生容量成� �であるキャパシタンス(以下、相互C素子と称 する)が設定される。図中のC12、C13、C14、C15� �C16、C17,C18が相互C素子である。その他のセル 間が持つ相互C素子は省略して示してあるが� �勿論ここにも相互C素子は設定されている。� ��のモデルにおいて、各セルが持つ自己C素子 と、各セル間が持つ相互C素子とを行列式で� �すと図7(a)の通りである。C行列を構成する各 要素は、各セル及び各セル間に設定したC素� �がそれぞれ対応し、自己C素子は対角要素と� ��り、相互C素子は非対角要素となる。このモ デルでは、全部で8個のセルが設定されるの� �、8×8のC行列が作成される。なお、実際の解 析処理に用いるC行列は、インピーダンスZか� ��逆数(1/C’)の形で分離されており、図7(a)に� ��した行列式は、分離した逆数(1/C’)をさら� �逆行列変換したものである。

 このようにして等価回路モデルを作成す� ��と、図6のL行列式及び図7(a)のC行列式が表す ように、寄生成分である相互L素子及び相互C� ��子を分離して表示することができる。つま� ��、配線干渉に寄与する相互素子を特定する� ��とができる。典型的な電磁界解析では、配� ��干渉の結果としてのインピーダンスZを導出 することは可能であったが、解析前に寄生素 子成分を分離することはできず、それゆえ全 てのメッシュに対して解析を行う必要があっ た。その結果、解析処理に膨大な時間を費や し、配線パターンが複雑化すると解析が完了 しないことさえ有り得た。これに対し、本実 施の形態では、等価回路モデル化することに よって電磁界解析では事前に分離できなかっ た相互素子を分離することができ、それゆえ 配線干渉にあまり寄与しない相互素子を選択 的に無視して演算することができる。

 配線干渉に寄与しない相互素子を選択す� ��方法については、次のステップで説明する� ��なお、以下には、各セル間に設定した相互C 素子を選択的に無視する場合について説明す るが、その他の寄生成分である相互素子(LG)� �ついても同様に無視することができる。

 レイアウトから等価回路モデルを作成し� ��後は、ステップS40へと進み、各セル間に設� ��した相互C素子に対して、当該相互C素子を� �視する範囲(言い換えると、相互C素子を考慮 する干渉範囲)を設定する。つまり、このス� �ップS40において、配線干渉に寄与しない相� �C素子の選択がなされる。この干渉範囲は、� ��々の情報(例えば、結合素子値の閾値等)に� �づいて設定することが可能であるが、ここ� �は一例として、各セル間の物理的な距離に� �づいて干渉範囲を設定する場合を説明する� �

 各セル間の距離による干渉範囲の設定は� ��図8に示すように、各セルのレイアウト(配� �)情報に基づいて実行される。図8は、セル14a に対して干渉範囲を設定する場合を説明する 図である。

 干渉範囲を設定するための干渉範囲距離d (例えば、d=1mm)を入力すると、セル14aの境界� �を基準にセル14aの周りを囲むように幅d(1mm)� �らなる干渉範囲領域Aが設定される。この干� ��範囲領域Aは、セル14aと周囲のセルとの相互 干渉(結合関係)をどの範囲まで考慮するかを� ��定する領域となる。つまり、干渉範囲領域A 外のセルは、セル14aとの結合関係が考慮され ず、それゆえセル14aとの間に設定した相互C� �子は無視される。図中のセル14c、14g、14hが� �渉範囲領域A外のセルに該当する。一方、干� ��範囲領域A内のセルは、セル14aとの結合関係 が考慮され、それゆえセル14aとの間に設定し た相互C素子は無視されない。図中のセル14b� �14c、14d、14e、14gが干渉範囲領域A内のセルに� ��当する。

 なお、本実施の形態では、干渉範囲領域A 内にセルの一部が含まれていても結合関係は 考慮される(つまり無視されない)。また、こ� ��では、セル14aを中心にして干渉範囲を設定� ��る例を示したが、その他のセル(14b~14h)につ� ��ても同様にして干渉範囲を設定する。

 なお、各セル間の距離による干渉範囲の� ��定は、上述した干渉範囲領域Aを用いた方法 だけに限らず、その他の方法を用いて設定し てもよい。例えば、レイアウトベースの各セ ルの中心位置を測定し、該中心位置間の距離 が干渉範囲距離dよりも小さい場合に結合関� �を考慮するように設定することもできる。

 このようにして干渉範囲を設定した後、� ��互C素子を無視する範囲(干渉範囲)の設定に� ��づいて、相互C素子の無視を実行する(ステ� �プS50)。本実施の形態では、相互C素子の無視 は、C行列式(図7(a)参照)の要素の一部を0(ゼロ )に置換することにより実行される。つまり� �自己C素子と相互C素子とからなるC行列式に� �いて、結合関係が考慮されないセル間に設� �した相互C素子を0要素にする。この処理によ り、各セル間に設定した寄生容量成分を除外 することができる。図7(b)は、図6に示したモ� ��ルにおいて、相互C素子の無視を実行した後 のC行列式を示す。この設定条件では、例え� �、セル14a―セル14c間の結合関係は考慮しな� �ので、セル14a―セル14c間の相互C素子(C24及び C42)は0に置換される。

 このようにして相互C素子の無視を実行す ると、C行列の0要素が増加する(図7(b)では全� �素64個中32個が0要素となる)。さらに、0置換� ��れる相互C素子は非対角要素であるので、相 互C素子を無視する範囲が大きくなるほど、C� ��列式は対角行列に近づくこととなる。

 この対角行列に近づいたC行列式を用いて 解析処理を実行すると(ステップS60)、C行列を 構成する各要素(すなわち自己C素子及び相互C 素子)の値を具体的に導出することができる� �このC素子値の導出は、0要素が多く対角行列 に近い行列式を用いて実行することができる ので、非常に短い時間で演算を完了すること ができる。このようにして、干渉範囲を設定 することにより配線干渉に寄与しない相互C� �子を選択的に無視して演算することができ� �ので、解析処理に費やす時間を大幅に短縮� �ることができる。なお、導出後のC行列の一� ��を図7(c)に示している。ここでは、全セル数 が8個で全要素数が64個しかない簡易な例を示 したが、実際に解析される配線パターンでは セル数及び要素数が膨大なものとなり、それ ゆえ行列式を対角行列に近づけて演算できる ことのメリットは大きい。

 本実施の形態の回路基板解析方法によれ� ��、配線をメッシュ分割して、セルとブラン� ��とを設定(等価回路モデルを作成)すること� �より、配線間の干渉による影響・特性を相� �素子(LCG)として特定することができる。加え て、特定した相互素子のうち配線干渉に影響 の少ない相互素子を無視した後に解析処理を 実行するので(つまり干渉範囲を制限してい� �ので)、配線干渉に影響の少ない相互素子を� ��慮せずに演算を行うことができる。従って� ��ある程度の解析精度を維持しつつ、高速な� ��析処理を実現することができる。その結果� ��典型的な電磁界解析では対処できなかった� ��雑な配線パターンの解析や大規模解析を行� ��ことが可能となる。また、処理時間を大幅� ��短縮することができるため、回路基板の設� ��へのフィードバックも容易になり、回路基� ��のレイアウトの最適化を図ることが可能と� ��る。

 なお、上述した例では、各セル間に設定� ��た相互C素子を無視する例を示したが、無視 可能な相互素子はこれに限らず、例えば、各 セル間に設定したコンダクタンス(以下、相� �G素子と称する)を無視することも勿論可能で ある。この場合であっても、各セル間の物理 的な距離に基づいて相互G素子を無視する範� �を設定し、その後、結合関係を考慮しない� �ル間に設定した相互G素子を無視することに� ��り、設定したG素子の回路定数に相当する素 子値を短時間で導出することができる。

 同様にして、各ブランチ間に設定した相� ��L素子も無視することができる。この場合で あっても、相互L素子を無視する範囲の設定� �基づいて相互L素子を無視することにより、� ��時間でL素子の回路定数に相当する素子値を 導出することができる。ただし、各ブランチ はレイアウトベースでは表現できないため、 各ブランチ間の距離は、ブランチが接続する 2つのセルの配置を基準として算出される。� �えば、図9に示すように、隣接するセル14aと� ��ル14bとを接続するブランチ16bの干渉範囲領� ��Aは、セル14a及びセル14bのレイアウトに基づ いて設定される。

 なお、ステップS60で抽出した素子値(RLGC)� ��種々の分析ツールを用いて分析するステッ� ��を設けてもよい。これにより、設計した回� ��基板の電気的特性を評価する指標を得るこ� ��ができる。例えば、導出した素子値を用い� ��、さらに回路行列(例えば、S行列)を演算す� ��ステップ(回路解析ステップ)を含むことも� �きる。回路行列は、当業界で良く用いられ� �S行列の他、例えば、Z行列、Y行列、F行列、T 行列を用いることができる。なお、Z,Y,F,Tパ� �メータ(すなわち、Z行列、Y行列、F行列、T行 列を構成するパラメータ)とSパラメータ(すな わち、S行列を構成するパラメータ)とは相互� ��変換可能である。

 この回路行列を演算する前に(すなわちス テップ60と回路解析ステップとの間で)、ステ ップS60で導出した素子値に対して、更なる素 子の無視を実行してもよい。すなわち、導出 した素子値に対する閾値aを設けて、この閾� �aよりも小さな素子値を無視するように設定� ��ることもできる。例えば、図7(c)において導 出したCの素子値に対し、閾値a=0.2μFよりも小 さな素子値を持つ素子を無視する(すなわち0� ��換する)と、図7(d)に示すようになる。この� �理によってC行列式の0要素はますます増大す る。これにより、回路行列の演算に用いるC� �列の0要素をさらに増大させることができ、� ��れゆえ回路行列の演算を高速に行うことが� ��きる。なお、素子値によって素子の無視を� ��う場合には、各セル間に設定した相互C素子 だけでなく、各セルに設定した自己C素子も� �視され得る。つまり、上記構成では、行列� �の非対角要素に加えて対角要素も0置換する� ��とができ、それゆえ回路行列の演算に費や� ��時間は一層短縮される。

 なお、導出した素子値は、回路行列(例え ば、S行列)を演算するために用いるだけでな� ��、種々の分析に用いることもできる。例え� ��、導出した素子値からネットリストを作成� ��てもよいし、あるいは、等価回路を作成し� ��もよい。導出した素子値を用いて等価回路� ��デルを作成する場合には、集中定数回路と� ��て更に回路計算処理をすることもできる。

 本実施の形態の回路解析方法は、例えば� ��図10に示した回路解析装置によって実行す� �ことができる。図10は、本実施の形態にかか る回路解析装置をコンピュータ100によって実 現した実施の形態の概略構成を示すブロック 図である。図10に示すように、コンピュータ1 00は、CPU(演算装置)110,ROM120,RAM130,HDD(記憶装置) 140を備えている。また、コンピュータ100は図 示しないインタフェースによってディスプレ イ(Display)150、キーボードおよびマウス(入力� �置)160と接続されており、CPU110は当該インタ� ��ェースを介して各種の表示を行わせるため� ��データをディスプレイ(Display)150に対して出� ��する。ディスプレイ(Display)150はこのデータ� ��取得して各種の表示を行う。また、CPU110は� ��記インタフェースを介してキーボードおよ� ��マウス(入力機器160)からの信号を取得して� �該入力機器160による操作内容に応じた処理� �行う。

 CPU110は、RAM130をワークエリアとしてROM120, HDD140に記録されたプログラムを実行可能であ る。本実施の形態においては、このプログラ ムの一つとして干渉解析プログラム300を実行 可能である。本実施の形態において、干渉解 析プログラム300は、種々の電気機器に内蔵す る回路基板を解析する機能を備えており、HDD 14に記録される配線データ200を利用して回路� ��板に形成する配線パターン、基板に実装す� ��各種部品等のレイアウトを決定する作業を� ��援する。

 配線データ200は、基板データ210とレイア� ��トデータ220と部品データ230とを含んでいる� ��基板データ210は回路装置の大きさや構造、� ��料を示すデータである。また、設計対象と� ��っている回路装置が多層基板のときには、� ��層ごとの構成や各層の材料定数などを示す� ��ータも含む。レイアウトデータ220は基板に� ��成する配線のレイアウトを示すデータであ� ��、例えば、配線パターンの形状データ(原点 座標、パターン長、パターン幅等)である。� �析対象が多層基板の場合には、各層ごとの� �線パターンの形状データを含む。部品デー� �230は、回路装置の回路を構成する各種部品� �特性を示すデータである。

 干渉解析プログラム300は、予め作成され� ��これらのデータあるいは回路設計の過程で� ��成したこれらのデータに基づいて所望の回� ��基板の干渉解析を行う。このため、干渉解� ��プログラム300は、回路基板に形成される配� ��データ200を取得する配線データ取得部310と� ��配線をメッシュ分割してセル及びブランチ� ��設定する基本回路図作成部320と、各セル及� ��各ブランチに設定された素子に対して当該� ��子を無視する範囲を設定する干渉解析設定� ��330と、素子を無視する範囲の設定に基づい� ��結合無視を実行する結合無視処理部340と、� ��セル及び各ブランチに設定された素子値を� ��出する回路定数導出部350と、導出した各素� ��値を出力する回路定数出力部360を備えてい� ��。

 なお、この干渉解析プログラム300は、コ� ��ピュータ100で読み出し可能な記録媒体(例え ば、光記録媒体、磁気記録媒体、光磁気記録 媒体、フラッシュメモリなど)に記録するこ� �ができる。さらに、回路基板解析装置は、CA D装置のコンピュータ構成を利用して構築す� �ことも可能である。そのようにすると、CAD� �作と回路基板の解析動作とを一つの装置で� �行することが可能となる。また、回路基板� �析装置は、回路配線のシミュレーションを� �行しているので、その意味においては回路� �ミュレータと称することもできる。

 次に、図11も加えて、本実施の形態の回� �基板の解析方法についてさらに説明する。� �11は、本実施の形態の解析方法の一例を説明 するためのフローチャートである。なお、こ の回路基板の解析方法は、回路基板解析処理 を含む配線基板の設計方法としても用いるこ とが可能である。

 まず、回路基板に形成される配線のレイ� ��ウトを作成し(ステップS410)、レイアウトの� ��み込みを行う(ステップS412)。このステップ� ��、配線データ取得部310が行う。具体的には� ��配線データ取得部310は、基板のレイアウト� ��作成するための指示を受け付けて基板デー� ��210とレイアウトデータ220と部品データ230と� ��生成する。すなわち、キーボードやマウス� ��の入力装置160における入力を受け付けて、� ��の入力に応じて回路基板のレイアウトを示� ��画像データを生成し、その結果をディスプ� ��イ(Display)150に表示させるとともにそのレイ� ��ウトを示すデータをレイアウトデータとし� ��HDD140に記録する。なお、本実施の形態では� ��最初の解析時には部品データ230を読み込ま� ��い。つまり、最初は基板データ210とレイア� ��トデータ220とに基づいて基板のレイアウト� ��作成して解析を行い、2周目以降の解析では 、さらに部品データを加えて基板のレイアウ トを作成する。

 なお、配線データ取得部310は、予め作成� ��れてHDD140に記録された基板データ210とレイ� ��ウトデータ220と部品データ230とを取得して� ��回路基板のレイアウトを示す図として表示� ��せてもよい。すなわち、基板データ210とレ� ��アウトデータ220と部品データ230とを取得し� ��レイアウトを作成し、ディスプレイ(Display)1 50に出力する。この結果、ディスプレイ(Displa y)150上には基板のレイアウトが表示される。

 次に、ステップS412で取得した配線をメッ シュ分割する(ステップS420)。メッシュ分割は 、メッシュ条件に基づいて行われる。メッシ ュ条件とは、例えば、解析周波数(または周� �数ポイント)やメッシュ密度(またはメッシュ 数)などである。設定し得るメッシュ密度は� �好ましくは解析周波数の波長λに対して1/30� �度であればよい。なお、メッシュ条件は、� �析対象となる回路基板の形状や種類等にあ� �せて適宜適当なものを設定することができ� �。

 次に、セルとブランチとを設定する(ステ ップS422)。ステップS420及びステップS422は基� �回路図作成部320が実行する。すなわち、基� �回路図作成部320は、入力装置160におけるメ� �シュ条件の入力を受け付けて、回路基板の� �線をメッシュ分割してレイアウトベースの� �ルを設定し、その結果をディスプレイ(Display )150に表示させるとともに、セル間の接続状� �から結合関係を特定し、(すなわち、設定条� ��Jに基づいて自己素子及び相互素子を設定し )、等価回路モデル化した基本回路図を作成� �る。

 なお、この例では、メッシュ分割(ステッ プS420)と等価回路モデルの構築(ステップS430)� ��を別々に実行しているが、これらのステッ� ��を同時に実行してもよい。すなわち、配線� ��メッシュ分割するのと同時に等価回路モデ� ��も作成するような構成にすることも可能で� ��る。

 次のステップS430では解析対象領域を指定 する。解析対象領域とは、読み込んだ配線の レイアウトが含まれる領域のうち実際に解析 する領域のことである。つまり、本実施の形 態の回路解析装置では、取得した全ての配線 レイアウトに対して解析を行うのではなく、 配線の一部分を選択的に取り出して局所的な 解析処理をすることもできる。解析対象領域 は、回路基板の全ての配線を含む領域であっ てもよいし、回路基板の一部の配線を含む領 域であってもよい。また、解析対象領域の指 定は、セル単位で行ってもよく、例えば、複 数のセルを選択してグループ化し解析対象領 域とすることもできる。あるいは外部信号を 入出力するポートを基準として解析対象領域 を指定してもよい。これにより、回路基板の 特定部分の等価回路を作成したり、特定の要 素(セル)間の干渉を抽出したりすることもで� ��る。解析対象領域の指定は、干渉解析設定� ��330が実行する。すなわち、干渉解析設定部3 30は、回路基板の配線が含まれる領域の少な� ��とも一部を解析対象領域として選択するこ� ��が可能なプローピング機能を有する。

 次に、干渉範囲の設定を行う(ステップS43 2)。干渉範囲とは、各セル間及び各ブランチ� ��に設定した相互素子(LCG)を考慮する範囲の� �とである。換言すると、このステップでは� �相互素子(LCG)を無視する範囲が設定される。 干渉範囲は、種々の情報に基づいて設定し得 るが、本実施の形態では、各セル間の物理的 な距離を基に設定している。すなわち、ここ では、相互素子を無視する基準となる干渉範 囲距離dを設定する。例えば、回路基板の設� �者は、対象セルとの距離が0.2mm未満の場合に 相互素子を考慮して解析したいのであれば、 干渉範囲距離dとして0.2mmを入力すればよく、 もっと広い範囲まで相互素子を考慮したいの であれば、例えば1mmを入力してもよい。ある いは、干渉範囲距離dとして0mmを入力するこ� �もできる。この場合には、各セル間及び各� �ランチに設定した相互素子を全く考慮せず� �解析処理を実行するので、演算時間を大幅� �短縮できる。干渉範囲領域の設定は、入力� �置における入力を受け付けて干渉解析設定� �330が実行する。そして、干渉解析設定部330� �、設定した干渉範囲距離dをRAM130に記憶する� ��

 なお、干渉範囲を設定した後、さらに出� ��形式を指定するステップを設けてもよい(ス テップS434)。このステップでは、導出した各� ��子値を最終的にどの形式で出力するのかを� ��択することができる。例えば、本実施の形� ��では、ネットリスト形式か、あるいはSパラ メータ形式かを選択することができる。

 次に、干渉範囲の設定(干渉範囲距離d)に� ��づいて素子の無視を実行する(第1の素子無� �処理ステップ)。この素子無視の処理は、素� ��無視処理部340が行う。まず、素子無視処理� ��340は、各セル間の最短距離がステップS432で 設定した干渉範囲内か否かを判定する(ステ� �プS450)。具体的には、素子無視処理部340は、 RAM130に記録した干渉範囲距離dを読み出し、� �干渉範囲距離dと各セル間の最短距離とを比� ��し、各セル間の最短距離が干渉範囲距離dよ りも小さいか否かを判定する。続いて、素子 無視処理部340は、各セル間の最短距離が干渉 範囲距離dよりも小さくないと判断した各セ� �間の相互素子に対して、素子無視の処理を� �行する(ステップS442)。素子無視処理の一例� �挙げると、図7(b)に示したように、各素子の� ��からなる行列式に対して、結合関係が考慮� ��れないセル間に設定した相互素子を0に置換 する処理である。

 次に、各素子の群からなる行列式を用い� ��解析処理を実行し(ステップS450)、等価回路� ��デルを用いて設定した素子(RLGC)の値を導出� ��る(ステップS462)。ここで、解析処理手法と� ��ては特に限定されず、Moment法、PEEC(Partial El ement Equivalent Circuit)法など、種々の手法を採 用可能である。あるいは、Green関数の準静的� ��近似を用いることもできる。Green関数の準� �的な近似を用いた場合は、解析処理を著し� �高速化することができる。この解析処理に� �り、各素子(RLGC)の値を具体的に導出するこ� �ができる。

 次に、導出した素子値(回路定数)を出力� �る(ステップS460)。素子値の出力は、回路定� �出力部360が行う。すなわち、回路定数出力� �360は、導出した素子値に基づいてディスプ� �イ(Display)150上に素子値を表示する。このデ� �スプレイ(Display)150上の表示は、ステップS434� ��おいて指定した出力形式で実行される。例� ��ば、ステップS434において回路基板の設計者 がネットリスト形式の出力を選択した場合に は、回路定数出力部360は、導出した素子値を 用いてネットリストを作成し、該ネットリス トをディスプレイ(Display)150に表示する。ある いは、Sパラメータ形式の出力を選択した場� �には、回路定数出力部360は、Sパラメータ形� ��でディスプレイ(Display)150に表示することも� ��きる。この場合、回路定数出力部360は、さ� ��に回路行列(ここではS行列)を演算するステ� ��プを含む。すなわち、回路定数出力部360は� ��導出した各素子値を用いて回路行列(S行列)� ��演算し、演算で得たSパラメータをディスプ レイ(Display)150に表示する。表示されるSパラ� �ータの一例を挙げると、例えば、フィルタ� �路素子が形成された回路基板を解析する場� �には、フィルタ特性を評価するための指標� �して「S21」パラメータを表示することがで� �る。あるいは、導出した素子値を用いて等� �回路を作成し、この等価回路をディスプレ� �(Display)150に表示することもできる。むろん� �解析過程で得られる値やその値から算出さ� �る他の値を表示しても良い。ディスプレイ(D isplay)150の画面には、解析対象となる回路基� �の特性等に合わせて好適なものを表示させ� �ことができる。また、導出したSパラメータ� ��基づいて、レイアウト上に電流分布等も表� ��させることも可能である。

 さらに、回路定数出力部360は、導出した� ��子値を回路定数データとして記憶装置(例え ばHDD140やRAM130)に記憶する。記憶装置に記憶� �れ回路定数データは、次回以降の回路基板� �解析処理時に再利用することができる。す� �わち、ステップS350において回路定数を導出� ��る際に、回路定数導出部350は、記憶装置に� ��憶された回路定数データを読み出し、行列� ��を構成する未定の素子を既定の素子値に置� ��する。例えば、一度目の解析結果で0.2pFが� �定されたC素子には、2度目の解析時には0.2pF� ��素子値が代入される。

 このように、一度導出した素子値を記憶� ��て再利用することにより、行列式における� ��知のパラメータ数を減らすことができ、そ� ��ゆえ解析処理に費やす時間を一層短縮する� ��とが可能となる。この処理は、同一の配線� ��イアウトに対して干渉範囲を少しずつ広げ� ��がら解析をしたい場合や、同一の配線レイ� ��ウトに対して解析対象範囲を変更しながら� ��析を行いたい場合に有効となる。例えば、� ��回の解析時に干渉範囲距離dを0mmとして結合 を全く考慮せずに回路定数を求め、次回以降 の解析時に干渉範囲距離dを0.2mm、0.4mm・・・� ��順次干渉範囲を広げながら解析する場合に� ��、上記回路定数の再利用により解析処理時� ��を大幅に短縮することができる。

 以上のように、本実施の形態によれば、� ��渉範囲を設定して配線間干渉に影響の少な� ��素子を無視した後に解析処理を行うことが� ��きる。従って、高速な解析処理を実現する� ��とができる。また、抽出した素子値を次回� ��降の解析に再利用することができるので、� ��析処理時間をさらに短縮することができる� ��また、全ての配線レイアウトに対して解析� ��行うのではなく、配線の一部分を選択的に� ��り出して解析処理をすることもできる。

 なお、上述した例では、ステップS432にお ける干渉範囲は、各セル間の物理的な距離を 基に設定されるが、さらに、導出した素子値 を基に干渉範囲を設定することもできる。

 素子値により干渉範囲を設定する場合に� ��いて、図12を参照しながら説明する。図12は 、別の実施の形態における解析方法の一例を 説明するためのフローチャートであり、図11� ��示したフローチャートとは、各セル間の距� ��だけでなく素子値によっても干渉範囲の設� ��がなされる点において異なる。従って、図1 1に示したフローチャートと同一のステップ� �は同一の符号を付し、その重複した説明を� �略する。

 図12に示したフローチャートでは、ステ� �プS432で設定する干渉範囲は、各セル間の物� ��的な距離及び各素子値を基に設定される。� ��なわち、ステップS432では、素子を無視する 基準となる干渉範囲距離dと、同じく素子を� �視する基準となる素子値の閾値aとを設定す� ��。例えば、回路基板の設計者は、C素子の回 路定数に相当する素子値が0.5pFを超える場合� ��結合を考慮するように設定するのであれば� ��閾値aとして0.5pFを入力すればよい。この設� ��では、0.5pF以下の結合は全て無視される。� �のとき、干渉解析設定部330は、入力装置に� �ける入力を受け付けて、設定した干渉範囲� �離d及び閾値aをRAM130に記憶する。

 閾値aによる素子の無視は、ステップS452� �て素子値を導出した後に実行される(第2の素 子無視処理ステップS470)。すなわち、素子無� ��処理部340は、RAM130に記録した閾値aを読み出 し、閾値aと導出した素子値とを比較し、導� �した素子値が閾値aよりも小さいか否かを判� ��する。そして、素子無視処理部340は、閾値a よりも小さいと判断した素子値を持つ素子を 無視する(すなわち0置換する)。例えば、図7(c )に示したC行列において、閾値aを0.2pFに設定� ��ると、図7(d)に示すように、0.2pF以下の素子� ��は0に置き換わる。この処理により、0.2pF以� ��であった11個の素子値が0となる。

 次に、導出した素子値を用いて行列回路� ��算を行い、Sパラメータを導出する(ステッ� �S462)。このとき、導出した素子値の一部は0� �素となっているので、演算に要する時間は� �くてすむ。すなわち、素子値に閾値aを設定� ��ると、導出した素子値の群からなる行列式� ��一部を0置換することができ、それゆえ素子 値を用いてSパラメータを求める場合には、� �速な行列回路演算処理を行うことができる� �すなわち、上述した素子値の閾値aによる干� ��範囲の設定は、ディスプレイ(Display)150上に� ��析結果をSパラメータ形式で出力する(ステ� �プS464)場合において特に有効となる。

 なお、本発明者は、本実施の形態に係る� ��路基板の解析方法(例えば、図12のフローチ� ��ートによる解析方法)の効果を確認するため に、図13(a)に示すローパスフィルタの理想回� ��素子を用いて、図13(b)に示す配線レイアウ� �(配線寸法:1.6mm×5.6mm)を作成し、典型的な電� �界解析を行ったときの解析時間と、干渉範� �距離dを0.2mmに設定して本実施の形態の解析� �理を行ったときの解析時間と、干渉範囲距� �dを0mmに設定して本実施の形態の解析処理を� ��ったときの解析時間とを測定する実験を行� ��た。

 その結果、典型的な電磁界解析では解析� ��間が8分であるのに対し、本実施の形態の解 析処理では解析時間がそれぞれ8秒(d=0mm)及び1 0秒(d=0.2mm)となり、本実施の形態の解析方法� �より、解析処理時間を大幅に短縮できるこ� �が確認することができた。なお、d=0mmの時の 方がd=0.2mmの時よりも解析時間が短いのは、� �算に使用した行列式において、d=0mmの時の方 が0要素が多くなるからである。具体的には� �d=0.2mmではC行列の0要素数が15000個、L行列の0� ��素数が60000個であるのに対し、d=0mmではC行� �の0要素数が18000個、L行列の0要素数が70000個� ��なり、干渉範囲距離dを0に近づけるほど行� �式は対角行列化し、それゆえ解析時間も短� �できることが確認できた。この際の解析条� �としては解析上限周波数6GHzとしてメッシュ� ��イズはλ/30と設定した。

 また、このようにして解析した結果を図1 4に示す。ここでは、フィルタ特性を評価す� �ための指標としてSパラメータ形式(S21)で出� �した解析結果を示している。図中のラインL0 は典型的な電磁界解析における解析結果を表 し、ラインL1はd=0mmの時の解析結果を表し、� �インL2はd=0.2mmの時の解析結果を表す。典型� �な電磁界解析で得たラインL0に対して、d=0mm� ��ラインL1は大きく外れているものの、d=0.2mm� ��ラインL2はラインL0とよく一致している。つ まり、干渉範囲距離dを0.2mm以上に設定してお けば、典型的な電磁界解析とあまり遜色のな い解析精度を実現できることが分かる。

 なお、本実施の形態の解析方法では、図1 3のような簡単な構成の回路基板よりも複雑� �構成の回路基板を解析すると、さらに顕著� �効果を得ることができる。例えば、図15に示 すようなアンテナスイッチモジュールの理想 等価回路400をCADでレイアウト設計すると、図 16に示す多層基板500となる。このように18層� �らなる複雑な多層基板500が解析対象となる� �合には、典型的な電磁界解析では配線パタ� �ンが複雑化しすぎて解析時間が膨大なもの� �なっていたが、本実施の形態の解析装置を� �いれば、高速で(例えば、120min)、且つ、高い 解析精度を維持した解析を行うことができる 。あるいは各層の一部の領域(例えば、図中� �501」)を選択的に解析することもできる。ま� ��、本実施の形態の解析方法では、半導体パ� ��ケージ(例えば、BGAパッケージ)等も解析す� �こともできる。本発明者は、本実施の形態� �解析方法を用いてBGAパッケージ用のグラン� �プレーンの解析も行った。

 なお、本実施の形態の回路基板の解析方� ��を行った後、引き続き回路基板の設計方法� ��実行し、さらに設計された回路基板を製造� ��ることも可能である。また、回路基板の設� ��方法の一工程として実行するだけでなく、� ��実施の形態の解析方法を単独で実行するこ� ��もできる。なお、典型的な回路基板の設計� ��法では、まず、電子機器としての基本的な� ��様(機能、性能等)を決定し、次に、この仕� �を実現するための回路(論理回路図)を作成し 、次いで、完成した論理回路図に対してシミ ュレーションを繰り返し行い、動作に問題が なければ、CADを使用して実際の素子と配線パ ターンとなるレイアウト設計を行い、その後 、マスクを作成する。本実施の形態の解析方 法は、前記レイアウト設計における一ステッ プとして実行することができる。なお、本実 施の形態の解析方法を含む設計方法により作 成したマスクを用いて、さらに回路基板を製 造することもできる。

 以上、本発明を好適な実施の形態により� ��明してきたが、本発明においては、解析処� ��前に配線干渉に影響し得る素子(RLGC)を特定� ��、各素子の一部を無視して解析を行うこと� ��できればよく、こうした記述は限定事項で� ��なく種々の改変が可能である。例えば、上� ��の実施の形態においては、セル・ブランチ� ��設定条件Jに基づいて等価回路モデルを構築 し素子を特定しているが、配線干渉に影響し 得る素子を特定できるのであれば、設定条件 Jによる等価回路モデルだけに限らず、その� �の設定条件を各セル及び各ブランチに課し� �別の等価回路モデルを構築しても良い。

 また、上述の回路基板の解析フローにお� ��ては、他の任意のステップを追加すること� ��可能である。例えば、モジュールなどを解� ��する際には図12のSパラメータ出力後、他のS パラメータ、あるいは任意の回路を接続し、 特性を表示することを行ってもよい。

 さらに、上述の実施の形態においては、� ��析対象となる回路基板はプリント基板であ� ��たが、プリント基板だけに限らず、例えば� ��部品内蔵基板、半導体集積回路基板等を含� ��た種々の回路基板に対して本発明による解� ��方法を適用することができる。

 また、上述の実施の形態においては、コ� ��ピュータ100にて配線データ200を作成する構� ��を採用していたが、配線データ200の一部ま� ��は全てを他のコンピュータ等で作成し、こ� ��データを使用して回路基板を解析する構成� ��採用しても良い。この構成においては、例� ��ば、部品のメーカーが作成した各部品のデ� ��タベースを利用可能であり、また、回路基� ��の一部を設計変更する際に、作成済みのデ� ��タを流用して回路基板を解析することが可� ��であり、基板設計上の労力が低減される。

 さらに、上述のコンピュータ100において� ��、基板の設計者が利用するコンピュータ100� ��て干渉解析プログラム300を実行し、回路基� ��を解析する構成としていたが、異なるコン� ��ュータの連携によって本発明を実現しても� ��い。例えば、第1のコンピュータからネット ワークを通じて配線データ200等を第2のコン� �ュータに送信し、回路基板の解析後に得ら� �たデータ(例えば、抽出した素子値からなる� ��ットリスト)を第2のコンピュータから第1の� ��ンピュータに送信する。この構成によれば� ��第1のコンピュータにおいては、干渉解析プ ログラム300の一部、例えば、データの入力や 解析結果を表示するモジュールを備えるのみ で本発明を利用することが可能になる。

 なお前記実施の形態では、回路基板すな� ��ち、プリント配線基板の解析について説明� ��たが、回路基板に限定されることなく、半� ��体集積回路(LSI)の各素子のレイアウトや配� �においても適用可能であり、解析スピード� �解析精度との両方を向上することが可能と� �る。LSIの場合にも、回路基板と同様に解析� �ることが可能である。