CARLS, Erhard (Silcherstr. 15, Poppenricht/Trasslberg, 92284, DE)
WIESGICKL, Bernhard (An der Vils 20, Vilseck, 92249, DE)
BÄR, Thomas (Am Riedholz 17, Fichtenhof, 92260, DE)
CARLS, Erhard (Silcherstr. 15, Poppenricht/Trasslberg, 92284, DE)
WIESGICKL, Bernhard (An der Vils 20, Vilseck, 92249, DE)
| Patentansprüche
1. Kommunikationsprozessorvorrichtung (1) zur Kommunikation in einem Netzwerk mit einer Prozessoreinheit (10) zum Verar- beiten eingehender Signale und zum Erzeugen und/oder Bereitstellen ausgehender Signale und einem Codespeicher (11) zum Bereitstellen eines Codes für die Prozessoreinheit (10) , wobei der Codespeicher (11) in die Prozessoreinheit (10) integriert ist, - wobei der Code in dem Codespeicher (11) verschlüsselt vorliegt und wobei die Prozessoreinheit (10) zur Entschlüsselung zumindest eines Teils des Codes an einen externen Decoder (12) anschließbar ist, d a d u r c h g e k e n n z e i c h n e t , dass dem Decoder (10) als VersorgungsSpannung ein Ausgabesignal (Ul, U2) eines Sensors (18) oder eine aus diesem Ausgabesignal (Ul, U2) abgeleitete Spannung zugeführt ist.
2. Kommunikationsprozessorvorrichtung (1) nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass der Sensor (18) mindestens zwei redundante Ausgabesignale (Ul, U2) abgibt, wobei jedes Ausgabesignal (Ul, U2 ) oder eine aus diesem abgeleitete Spannung einem zugehörigen Schaltungsteil (15) des Decoders (12) zugeführt ist.
3. Kommunikationsprozessorvorrichtung (1) nach Anspruch 1 oder 2, dass dem Sensor (18) und dem Decoder (12) mindestens eine Testunterdrückungseinheit (20) zwischengeschaltet ist, die zur Unterdrückung von Testpulsen in dem oder jeden Ausgangssignal (Ul,U2) ausgebildet ist.
4. Kommunikationsprozessoreinrichtung (1) nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h - n e t , dass die Prozessoreinheit (10) und der Codespeicher (11) in einem gemeinsamen integrierten Schaltkreis realisiert sind.
5. Koπimunikationsprozessorvorrichtung (1) nach Anspruch 4, d a d u r c h g e k e n n z e i c h n e t , dass der gemeinsame Schaltkreis ein ASIC ist.
6. Kommunikationsprozessorvorrichtung (1) nach einem der Ansprüche 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , dass in dem Codespeicher (11) auch Entschlüsselungsinformation (INV) abgespeichert ist, die dem Decoder (12) zur Verfügung stellbar ist.
7. Kommunikationsprozessorvorrichtung (1) nach einem der Ansprüche 1 bis 6, d a d u r c h g e k e n n z e i c h n e t , dass der Codespeicher (11) eine Eingabeeinrichtung zur Eingabe eines verschlüsselten Codes aufweist.
8. Kommunikationsprozessorvorrichtung (1) nach einem der Ansprüche 1 bis 7, die eine Tauscheinrichtung (25) zum Tauschen von mindestens zwei Stellen des mehrstelligen Codes zum Zweck der Entschlüsselung aufweist.
9. Kommunikationsprozessorvorrichtung (1) nach einem der Ansprüche 1 bis 8, d a d u r c h g e k e n n z e i c h n e t , dass das oder jedes Ausgangssignal (Ul, U2) in einem EIN-Zustand einen vorgegebenen, von Null verschiedenen Span- nungswert, insbesondere 24 V, einnimmt und in einem AUS-Zu- stand im Wesentlichen spannungslos ist.
10. Aktuator-Sensor-Interface mit einer Kommunikationsprozessorvorrichtung (1) nach einem der Ansprüche 1 bis 9. |
Beschreibung
Vorrichtung zur Kommunikation mit Hilfe einer kryptischen Codetabelle
Die vorliegende Erfindung betrifft eine Kommunikationsprozes- sorvorrichtung zur Kommunikation in einem Netzwerk, mit einer Prozessoreinheit zum Verarbeiten eingehender Signale und zum Erzeugen und/oder Bereitstellen ausgehender Signale sowie ei- nem Codespeicher zum Bereitstellen eines Codes für die Prozessoreinheit .
Bei Low-Level-Bussen für industrielle Anwendungen kann das sogenannte Aktuator-Sensor-Interface (AS-i) eingesetzt wer- den. Das Aktuator-Sensor-Interface ist im Internet unter der Adresse "www.as-interface.net" ausführlich beschrieben.
Zur übertragung von sicherheitsrelevanten Daten über ein AS- Interface ist in jedem Slave eines AS-i-Netzes eine für die- ses Netz einmalige Codefolge von typischerweise 4 x 8 Bit gespeichert. Eine detaillierte Beschreibung einer derartigen Codefolge findet sich in dem Kompendium "AS-Interface - Die Lösung in der Automation" AS-i, Februar 2003, Seiten 134 ff.
Die Codefolge ist üblicherweise in einem von einem AS-i-Kom- munikationsprozessor getrennten Bauelement hinterlegt. Durch die Trennung von Kommunikationsprozessor und Codespeicher kann eine ungewollte übertragung der Codesequenz, beispielsweise aufgrund eines Kurzschlusses oder ungenauen Fertigungs- prozesses, ausgeschlossen werden. In erster Linie sind sicherheitsrelevante Bauelemente und Leiterbahnen voneinander räumlich zu trennen, um den geforderten Fehlerausschluss gewährleisten zu können. Je nach verwendeten Potentialen und Materialien sind hierbei bestimmte Mindestabstände einzuhal- ten. Die minimalen Abstände liegen beispielsweise bei 0,2 mm. Aus diesem Grund ist die Hinterlegung des Codes in einem mit dem Kommunikationsprozessor integrierten Codespeicher in der Regel nicht möglich.
Aus EP 1 478 120 Al ist dennoch eine Kommunikationsprozessor- einheit mit integriertem Codespeicher bekannt. Eine ungewollte übertragung der Codesequenz wird hierbei dadurch ausgeschlossen, dass nicht der Originalcode, sondern eine ver- schlüsselte Form desselben in dem Codespeicher hinterlegt wird, so dass im Fehlerfall allenfalls der verschlüsselte Code übertragen werden kann. Zur Entschlüsselung des Codes ist ein externer Decoder vorgesehen, dem der verschlüsselte Code aus dem Codespeicher zugeführt wird, und der den ent- schlüsselten Code über eine zu überwachende Schaltvorrichtung, insbesondere einen Notausschalter, an den Kommunikati- onsprozessor zurückführt. Mit der aus EP 1 478 120 Al bekannten Vorrichtung können aber nur passive Schaltvorrichtungen, wie der genannte Notausschalter, überwacht werden, die dem Decoder und dem Kommunikationsprozessor zwischengeschaltet werden können und so den Datenstrom zwischen dem Decoder und dem Kommunikationsprozessor direkt beeinflussen. Die Vorrichtung ist dagegen nicht zur überwachung sicherheitsgerichteter Sensoren ausgebildet.
Solche Sensoren sind üblicherweise dazu ausgebildet, in Abhängigkeit eines zu überwachenden Zustande erzeugte Ausgabesignale redundant, insbesondere über zwei parallele und voneinander unabhängige Ausgänge abzugeben. Als Ausgabesignal gibt ein solcher Sensor in einem EIN-Zustand in der Regel eine konstante Spannung aus, z.B. in Höhe von etwa 24V, während in einem AUS-Zustand des Sensors keine Spannung ausgegeben wird. Häufig enthält das oder jedes Ausgabesignal, insbesondere im EIN-Zustand, zudem in regelmäßigen Zeitabständen kur- ze Testpulse, die die ordnungsgemäße Funktion des Sensors anzeigen.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Kommunikationsprozessorvorrichtung der vorstehend beschriebe- nen Art dazu auszubilden, dass sie auf besonders einfache und effektive Weise zur überwachung von Sensoren einsetzbar ist.
Erfindungsgemäß wird diese Aufgabe gelöst durch die Merkmale des Anspruchs 1. Danach ist bei einer Kommunikationsprozes- sorvorrichtung mit einem mit dem Kommunikationsprozessor integrierten Codespeicher, in dem der Code in verschlüsselter Form hinterlegt ist, und mit einem externen Decoder zur Entschlüsselung des Codes, dem externen Decoder als Versorgungsspannung ein Ausgabesignal eines Sensors oder eine aus diesem Ausgabesignal abgeleitete Spannung zugeführt .
Gemäß der ersten Alternative des Anspruchs 1 wird das Ausgabesignal des Sensors direkt zur Spannungsversorgung des Decoders verwendet, sofern der Sensor ein hierfür geeignetes Ausgabesignal erzeugt. Das Ausgabesignal ist insbesondere dann unmittelbar als VersorgungsSpannung geeignet, wenn es in ei- nem EIN-Zustand eine konstante, von Null verschiedene Spannung, inbesondere in Höhe von etwa 24V, einnimmt und in einem AUS-Zustand im Wesentlichen spannungslos ist. Sensoren, deren Ausgabesignale diese Charakteristik aufweisen, werden daher im Sinne eines möglichst einfachen konstruktiven Aufbaus der erfindungsgemäßen Vorrichtung bevorzugt eingesetzt.
Die zweite Alternative des Anspruchs 1 beruht auf der Erkenntnis, dass das Ausgabesignal herkömmlicher Sensoren mitunter nicht unmittelbar als Spannungsversorgung für den Deco- der verwendbar ist. In diesem Fall ist vorgesehen, das Ausgabesignal zunächst derart zu modifizieren, dass es als Spannungsversorgung für den Decoder geeignet ist, und eine in diesem Modifikationsschritt aus dem Ausgabesignal abgeleitete Spannung dem Sensor als Versorgungsspannung zuzuführen. Die abgeleitete Spannung kann - je nach der konkreten Bauart des Sensors und des Decoders - zu dem ursprünglichen Ausgabesignal insbesondere direkt oder indirekt proportional, verschoben, invertiert, geglättet oder auf sonstige Weise modifiziert sein. In jedem Fall ist das Ausgabesignal aber derart zu modifizieren, dass die abgeleitete Spannung in einem dem EIN-Zustand des Ausgabesignals entsprechenden Zustand den Wert der zum Betrieb des Decoders vorgesehenen Betriebsspannung, z.B. 24V Gleichspannung, einnimmt, und dass die abge-
leitete Spannung in einem dem AUS-Zustand des Ausgabesignals entsprechenden Zustand im Wesentlichen den Wert Null hat.
Gemäß beider Alternativen des Anspruchs 1 wird der Sensor im Wesentlichen als Schalter verwendet, durch den der Decoder aktiviert oder deaktiviert werden kann. Der Decoder ist dabei nur solange "eingeschaltet", solange das Ausgabesignal den EIN-Zustand einnimmt, und nur solange wird auch die von dem Decoder entschlüsselte Codesequenz an den Kommunikationspro- zessor zurückgeführt. Wenn das Ausgabesignal den AUS-Zustand einnimmt, wird dagegen der Decoder durch Unterbrechung der Betriebsspannung "abgeschaltet", wodurch auch die Rückführung der entschlüsselten Codesequenz an den Kommunikationsprozessor zum Erliegen kommt .
Insgesamt gelingt es durch die Merkmale des Anspruchs 1, die bei der bekannten Kommunikationsprozessorvorrichtung gemäß EP 1 478 120 Al dem Decoder und dem Kommunikationsprozessor zwischengeschaltete Schaltvorrichtung ohne Verlust an Funktiona- lität und bei ähnlich einfachem Schaltungsaufbau durch einen Sensor zu ersetzen.
Darüber hinaus genießt die erfindungsgemäße Vorrichtung alle bereits in EP 1 478 120 Al beschriebenen Vorteile. Insbeson- dere wird dadurch, dass in der Kommunikationsprozessoreinheit der Code in verschlüsselter Form gespeichert ist, bei einem Fehler in der Kommunikationsprozessoreinheit keine gültige Codesequenz übertragen. Damit ist es auch möglich, dass der Codespeicher in der Kommunikationsprozessoreinheit unter Um- gehung der vorschriftsgemäßen räumlichen Trennung von beispielsweise mindestens 0,2 mm zwischen sicherheitsrelevanten Baugruppen innerhalb eines integrierten Schaltkreises integriert werden kann.
Ein derartiger gemeinsamer Schaltkreis für den Kommunikationsprozessor und den Codespeicher ist zweckmäßigerweise als ASIC ausgestaltet.
Vorzugsweise wird in dem Codespeicher auch Verschlüsselungs- information beziehungsweise Entschlϋsselungsinformation abgespeichert, die dem Decoder zur Verfügung gestellt wird. Damit kann der externe Decoder einfacher gestaltet werden, da die Entschlüsselungsinformation nicht in dem Decoder abgelegt zu sein braucht .
Der Codespeicher kann eine Eingabeeinrichtung zur Eingabe eines verschlüsselten Codes aufweisen. Dadurch kann der Code in die Kommunikationsprozessorvorrichtung beliebig beispielsweise mit Hilfe eines PC eingespeichert und geändert werden.
Die Kommunikationsprozessorvorrichtung kann außerdem eine Tauscheinrichtung besitzen, mit der zumindest zwei Stellen des mehrstelligen Codes vertauschbar sind. Der Tausch dient zur teilweisen Entschlüsselung des verschlüsselten Codes. Generell bedeutet dies, dass zumindest ein Teil der Entschlüsselung direkt in der Kommunikationsprozessorvorrichtung vorgenommen werden kann.
Vorteilhafterweise wird die Kommunikationsprozessorvorrichtung für ein Aktuator-Sensor-Interface zur Kommunikation in einem AS-i-Netz eingesetzt.
Bei Verwendung eines sicherheitsgerichteten Sensors, der mehrere redundante Ausgabesignale erzeugt, wird bevorzugt jedes Ausgabesignal einem unabhängigen Schaltungsteil des Decoders als Spannungsversorgung zugeführt. Der Decoder hat bevorzugt mehrere solcher Schaltungsteile, die insbesondere der Ent- schlüsselung jeweils einer Stelle, d.h. eines Bit-Signals des aus dem Codespeicher zugeführten verschlüsselten Codes dienen. Diese Ausführung ermöglicht vorteilhafterweise die Erkennung eines Redundanzfehlers der Ausgabesignale durch den Kommunikationsprozessor. Ein solcher Redundanzfehler, infolge dessen die Ausgabesignale zum selben Zeitpunkt nicht denselben Zustand einnehmen, äußert sich hierbei nämlich in einem Teilausfall des Decoders, der wiederum eine fehlerhafte Entschlüsselung des Codes zur Folge hat.
Um einen ungestörten Betrieb der Vorrichtung sicherzustellen, ist bei einem Sensor, dessen Ausgabesignal bzw. Ausgabesignale Testpulse aufweisen, dem Sensor und dem Decoder zweckmäßigerweise eine Testunterdrückungseinrichtung zwischenge- schaltet, die diese Testpulse in dem oder jedem Ausgabesignal unterdrückt .
Nachfolgend werden Ausführungsbeispiele der vorliegenden Erfindung anhand einer Zeichnung näher erläutert. Darin zeigen:
FIG 1 in einen schematisch vereinfachten Blockschaltbild eine Kommunikationsprozessorvorrichtung, umfassend eine Kommunikationsprozessoreinheit mit integriertem Codespeicher sowie einen externen Decoder in einer ersten Ausführungsform,
FIG 2 Codetabellen, die die Verarbeitung des Codes durch die erste Ausführungsform der Kommunikationsprozessorvorrichtung darstellen,
FIG 3 Codetabellen, die die Verarbeitung des Codes durch eine zweite Ausführungsform der Kommunikationsprozessorvorrichtung darstellen,
FIG 4 einen schematisch vereinfachten Schaltungsaufbau der zweiten Ausführungsform der Kommunikationsprozessorvorrichtung, und FIG 5 einen Schaltplan eines Schaltungsteils des Decoders der zweiten Ausführungsform.
Einander entsprechende Teile sind in allen Figuren stets mit gleichen Bezugszeichen versehen.
Die in FIG 1 dargestellte (Kommunikationsprozessor-) Vorrichtung 1 umfasst eine (Kommunikations-) Prozessoreinheit 10, d.h eine Baugruppe oder einen Schaltkreis, insbesondere ASIC, mit einem hier nicht explizit dargestellten Kommunikationsprozes- sor . Die Prozessoreinheit 10 umfasst einen integriertem Codespeicher 11. Die Vorrichtung 1 umfasst weiter einen extern bezüglich der Prozessoreinheit 10 angeordneten Decoder 12. Die Prozessoreinheit 10 sendet und empfängt Daten von einer
AS-i-Leitung 13. Die Information über den für das AS-Inter- face spezifischen Code ist in dem Codespeicher 11 abgelegt. Der Codespeicher 11 erhält von einen ebenfalls in der Prozessoreinheit 10 integrierten Taktgeber 14 die notwendigen Takt- impulse.
Damit die geforderte Sicherheit gegeben ist, ist in dem Codespeicher 11 der Code verschlüsselt gespeichert. Darüber hinaus ist in dem Codespeicher 11 auch Entschlüsselungsinforma- tion INV gespeichert. Der verschlüsselte Code wird dem Decoder 12 aus dem Codespeicher 11 jeweils in Achtelsequenzen bzw. Telegrammen mit vier Stellen DO*, Dl, D2* oder D3 (entsprechend jeweils einer Bit-Information) zugeführt, wobei jeder Stelle DO*, Dl, D2* oder D3 eine Datenleitung zugeordnet ist. Die Entschlüsselungsinformation INV wird parallel hierzu über eine weitere Datenleitung an den Decoder 12 übertragen. Durch die Sterne in der Bezeichnung der Stellen DO* und D2* word symbolisiert, dass der Code an diesen Stellen DO* und D2* bzw. in den zugehörigen Leitungen verschlüsselt übertra- gen wird. Durch eine spezifische Decodier-Operation werden die Stellen DO* und D2* zu DO und D2 entschlüsselt. Im vorliegenden Beispiel erfolgt die Decodier-Operation mittels eines der jeweiligen Stelle DO* und D2* zugeordneten Schaltungsteils 15 des Decoders 12 durch eine Exclusiv-Oder (XOR) - Verknüpfung der verschlüsselten Stelle DO*, D2* mit der Entschlüsselungsinformation INV. Jedes der Schaltungsteile 15 ist hierzu insbesondere in Form eines logischen elektronischen Bauteils, eines sogenannten XOR-Gatters, ausgeführt.
über Ausgangsleitungen des Decoders 12 werden nun sämtliche decodierten Stellen DO und D2 zusammen mit den von Haus aus uncodierten Stellen Dl und D3 an die Prozessoreinheit 10 zurückgeleitet .
In FIG 2 sind in einem Beispiel die Codes dargestellt, die in der Schaltung von FIG 1 verarbeitet beziehungsweise erstellt werden. Auf der linken Seite ist diejenige 4 x 8-Codefolge dargestellt, die den AS-Interface-spezifischen Code im Origi-
nal darstellt. In der Mitte von FIG 2 ist die verschlüsselte 4 x 8-Codefolge einschließlich der Entschlüsselungsinformation INV für jedes der acht Telegramme dargestellt, wie sie im Codespeicher 11 hinterlegt ist. Auf der rechten Seite von FIG 2 ist schließlich der Code wiedergegeben, wie er von dem Decoder 12 ausgegeben und in die Prozessoreinheit 10 eingespeist wird. Die übertragene Codefolge entspricht exakt der auf der linken Seite dargestellten Originalcodefolge.
Das Regelwerk für die in der Mitte von FIG 2 dargestellte kryptische Codetabelle, die in der Prozessoreinheit 10 abgespeichert ist, lautet wie folgt: DO* = DO θ INV und ebenso D2* = D2 θ INV.
Dabei symbolisiert das "θ" eine Exklusiv-Oder-Verknüpfung. Die Verschlüsselungs- beziehungsweise Entschlüsselungsinformation INV besteht aus einem Bit, das fest oder variabel bei den n-Codewerten mit 0 oder 1 belegt ist. Im vorliegenden Fall ist INV beim ersten, dritten, sechsten und siebten Codewert mit 1 belegt, bei den anderen Codewerten mit 0. Die INV- Information wird dem Codewert zugeordnet im Codespeicher 11 mit abgespeichert. Die Stellen DO und D3 der im Codespeicher 11 abgespeicherten Codetabelle sind unverändert und entspre- chen dem Originalcode.
Die Rückgewinnung des zu übertragenden Originalcodes aus dem in der Prozessoreinheit 10 gespeicherten kryptischen Code (vergleiche FIG 2 Mitte) geschieht wie folgt: Die INV-Information wird an einem ASIC-pin der Prozessoreinheit 10 ausgegeben. In dem externen Decoder 12 wird DO = DO* θ INV und D2 = D2* θ INV gebildet und übertragen. Dl und D3 werden durch den Decoder 12 durchgeleitet und übertragen.
Vergleicht man die kryptische Codetabelle mit der letztendlich übertragenen und von einem Sicherheitsmonitor erwarteten Codefolge, ist leicht erkennbar, dass durch interne Fehler
der Prozessoreinheit 10 keine ungewollte übertragung der gültigen Codetabelle stattfinden kann.
Wie aus FIG 1 weiterhin erkennbar ist, ist an einen Betriebs- Spannungseingang 16 jedes Schaltungsteils 15 des Decoders 12 ein Signalausgang 17 eines Sensors 18 angeschlossen. Der Sensor 18 ist ein sicherheitsgerichteter Sensor, der in Abhängigkeit eines zu überwachenden Zustands über die Signalausgänge 17 redundante Ausgabesignale Ul, U2 abgibt. Jedes Ausga- besignal Ul, U2 nimmt in einem EIN-Zustand eine im Wesentlichen konstante Spannung von etwa 24V ein, und ist in einem AUS-Zustand im Wesentlichen spannungslos. Der Sensor 18 wird seinerseits durch eine Gleichstromquelle 19 mit einer konstanten Betriebsspannung U B von vorzugsweise wiederum 24V versorgt. Der Decoder 12 wird somit über den Sensor 18 mit der zum Betrieb des selben nötigen Betriebsspannung versorgt. Jeder Signalausgang 17 des Sensors 18 hat dabei im Wesentlichen die Funktion eines Schalters, der in Abhängigkeit des zu überwachenden Zustands im EIN-Zustand die von der Gleichspan- nungsquelle 19 zur Verfügung gestellte Betriebsspannung U B an den Betriebsspannungseingang 16 des zugehörigen Schaltungsteils 15 des Decoders 12 übermittelt oder im AUS-Zustand die Spannungsversorgung des Schaltungsteils 15 unterbricht.
Entsprechend erfolgt die durch den Decoder 12 vorgenommene
Entschlüsselung des Codes nur im EIN-Zustand, während der Decoder 12 im AUS-Zustand des Sensors 18 abgeschaltet ist, und daher zumindest auf den Stellen DO und D2 ein Null-Signal ausgibt. Optional ist der Decoder 12 derart ausgebildet, dass auch die uncodierten Stellen Dl und D3 nur im EIN-Zustand des Sensors 18 unverändert an die Prozessoreinheit 10 zurückgegeben werden, und dass der Decoder 12 im AUS-Zustand auch auf diesen Stellen Dl, D3 ein Null-Signal ausgibt. Die Prozessoreinheit 10 empfängt in diesem Fall im AUS-Zustand auf allen Stellen DO bis D3 ein Null-Signal. Dies entspricht dem Not- aus-Zustand der AS-i-Spezifikation.
Ein Redundanzfehler der Ausgangssignale Ul, U2, bei dem - z.B. aufgrund eines Defekts des Sensors 18, eines Leitungsbruchs, etc. - die Ausgangssignale Ul, U2 zum gleichen Zeitpunkt nicht den selben Zustand aufweisen, führt Vorrichtung 1 dazu, dass nur einer der Schaltungsteile 15 mit der Betriebsspannung versorgt wird, und hierdurch der an die Prozessoreinheit 10 zurückgeführte Code nur teilweise entschlüsselt wird, auf mindestens einer der Stellen DO bis D3 aber ein Null-Signal enthält. Der Kommunikationsprozessor ist derart ausgebildet, dass er anhand dieser Fehlercharakteristik einen Redundanzfehler erkennt und entsprechende Sicherungsmaßnahmen einleitet.
Die im EIN-Zustand von den Signalausgängen 17 des Sensors 18 ausgegebene konstante Spannung wird in regelmäßigen Zeitabständen durch kurze Testpulse unterbrochen, die die ordnungsgemäße Funktion des Sensors 18 anzeigen. Damit diese Testpulse nicht zu einer Störung der Codeentschlüsselung, und infolgedessen zu einer ungewollten Alarmierung des Kommunikati- onsprozessors führen, ist jedem Signalausgang 17 und dem Zugehörigen Schaltungsteil 15 des Decoders 12 eine Testunterdrückungseinrichtung 20 zwischengeschaltet, die diese Testpulse in dem jeweiligen Ausgangssignal Ul, U2 unterdrückt. Die Testunterdrückungseinrichtung 20 ist im einfachsten Fall als Spannungsglättungsschaltung ausgeführt.
Anhand der FIG 3 und 4 wird eine alternative Ausführungsform der Kommunikationsprozessorvorrichtung 1 vorgestellt. Auf der linken Seite von FIG 3 ist wiederum die Originalcodetabelle als Referenz dargestellt. In einem ersten Verschlüsselungsschritt werden die Werte der Codetabelle an den Stellen DO und D2 um + 1, d. h. nach oben, verschoben. Diese Verschiebung ist in FIG 2 in der mittleren Tabelle dargestellt. In einem zweiten Verschlüsselungsschritt werden Werte der Ta- belle getauscht beziehungsweise invertiert, wie dies in der rechten Tabelle in FIG 3 dargestellt ist. Diese resultierenden Werte werden in den Codespeicher 11 geschrieben. Zusatz-
lieh wird in dem Codespeicher 11 zu jedem vierstelligen Codetelegramm ein Flag abgespeichert.
Das Regelwerk für die kryptographische Codetabelle gemäß FIG 3 lautet:
DO und D2 werden vor dem Speichern in dem ASIC um einen Wert "nach vorne" verschoben und invertiert. Beim ersten, dritten, sechsten und siebten Codewert (fest oder auch variabel bei insgesamt vier Codewerten) werden Dl und D3 vertauscht. Diese Codewerte werden für ein fünftes Bit (Flag) mit 1 gekennzeichnet. Die Codewerte mit nicht vertauschtem Dl/D3-Bit sind mit Flag = 0 gekennzeichnet. Die Flag-Information wird dem Codewert zugeordnet, gespeichert.
Die Rückgewinnung des Originalcodes aus dem kryptischen Code erfolgt mittels der in FIG 4 dargestellten Schaltung. In dieser Ausführungsform umfasst die Kommunikationsprozessorvor- richtung 1 wiederum die Prozessoreinheit 10 mit integriertem Codespeicher 11 (der in FIG 4 lediglich aus darstellungstech- nischen Gründen abweichend von FIG 1 in Form mehrerer separater Speicherplätze abgebildet ist) sowie den externen Decoder 12 mit zwei Schaltungsteilen 15. Abweichend von der Darstellung gemäß FIG 1 ist in FIG 4 der Kommunikationsprozessor unter dem Bezugszeichen 21 explizit dargestellt.
In den Schaltungsteilen 15 des Decoders 12 werden die Werte DO* und D2*, die aus der Kommunikationsprozessoreinheit 10 stammen, invertiert, mit einer OffsetSpannung Offset 1 beziehungsweise Offset 2 versehen und so verzögert (ca. 20 μs) , dass DO* und D2* erst im nächsten AS-Interface-Zyklus übertragen werden. Die entschlüsselten Werte DO und D2 werden von dem Decoder 12 an die Kommunikationsprozessoreinheit 10 beziehungsweise den darin enthaltenen Kommunikationsprozessor 21 zurückgeführt. Die Schaltungsteile 15 umfassen gemäß FIG 5 zur Verzögerung jeweils ein RC-Glied 22, zur Invertierung einen damit verbundenen Transistor 23 und zur Offseteinstellung einen Spannungsteiler 24.
Die Werte Dl und D3 werden in der wiederum als ASIC realisierten Kommunikationsprozessoreinheit 10 intern in Abhängigkeit der OffsetSpannungen Offset 1 und Offset 2, die bei Anliegen von DO* und D2* anstehen, zur übertragung zu dem Kom- munikationsprozessor 21 durchgeschaltet. Hierzu werden die Werte Dl* und D3* mit einer internen Tauscheinrichtung 25, der nach Art eines Kreuzschalters ausgebildet ist, entsprechend einem Flag vertauscht. Falls das Flag (vergleiche rechte Tabelle von FIG 4) den Wert Null hat, werden die Werte Dl* und D3* nicht vertauscht und unmittelbar als Dl und D3 an den Kommunikationsprozessor 21 über Schalter 26 und 27 weitergeleitet .
Diese internen Schalter 26 und 27 werden über die Offsetspan- nungen Offset 1 und Offset 2 gesteuert. Hierzu besteht ein (nicht explizit dargestellter) Abgriff zu den Leitungen der Stellen DO und D2. Solange die Schaltungsteile 15 des Decoders 12 über den Sensor 18 spannungsversorgt sind, sind die von dem Decoder 12 ausgegebenen Stellen DO und D2 mit den OffsetSpannungen Offseti bzw. Offset2 versehen. Diese Offsetspannungen werden dazu verwendet, die internen Schalter 26 und 27 geschlossen zu halten.
Wenn die vom Sensor 18 ausgegebenen Ausgabesignale Ul, U2 da- gegen den AUS-Zustand einnehmen, und infolgedessen die Spannungsversorgung für die Schaltungsteile 15 des Decoders 12 zusammenbricht, liegen die Offsetspannungen Offseti und Off- set2 nicht länger an den internen Schaltern 26 und 27 an, so dass auch diese öffnen. Dadurch liegt an sämtlichen Leitungen DO bis D3 ein Null-Signal an, das dem Notaus-Zustand der AS- i-Spezifikation entspricht.
Grundsätzlich sind auch beliebige andere Codetabellen und Codefolgen einsetzbar. Auch bei der zweiten Ausführungsform der Vorrichtung 1 ergeben sich die im Zusammenhang mit den FIG 2 und 3 genannten Vorteile.