Le domaine d'application de cette invention se rapporte d'une manière générale aux générateurs d'impulsions de largeur variable . Il a pour application particulière , celle de donner des impulsions de contrôle avec des transitions relativement rapides en mettant en oeuvre des dispositifs relativement lents , comme par exemple des transistors à film mince en silicium amorphe .

Une application de cette invention se trouve dans les composants du circuit de commande d'affichage à cristaux liquides présentant son électronique de pilotage intégré sur le substrat de la matrice d'affichage .

Fréquemment, on souhaite créer des impulsions de largeurs variables avec un minimum de circuit . Par exemple , dans certains dispositifs d'affichages à cristaux liquides (LCD) , les circuits de conversion numérique -analogique sont constitués par des générateurs d'impulsions de largeur variable . Les informations d'affichage représentées par des nombres binaires sont converties en impulsions de largeur variable dont les impulsions sont utilisées pour contrôler les durées de conduction des transistors de commutation . Un signal de tension en forme de rampe est appliquée à l'électrode du transistor de basculement, l'autre électrode étant couplée à un élément de l'affichage . Le transistor est réglé de telle manière qu'il assure la conduction à des intervalles prédéterminés et est fermé en fonction de l'impulsion de largeur variable . Au moment où le transistor est fermé, la tension de rampe, et ainsi, le potentiel appliqué à l'élément d'affichage, est proportionnelle à la valeur binaire contrôlant la largeur de l'impulsion (voir par exemple les Brevets US 4. 742. 346 et 7.766.430 de Gillette et al. ) .

LE DE REMP ACEMENT

Les dispositifs d'affichage de ce type peuvent comprendre plusieurs centaines de tels convertisseurs numériques -analogiques et, ainsi, , être constitués de plusieurs centaines de générateurs d'impulsions de largeur variable, exigeant que de tels éléments de circuits soient des dispositifs efficaces . De plus, l'ensemble du circuit peut être fabriqué avec du matériau offrant un support de faible mobilité comme le silicium amorphe . Dans ce dernier cas , des configurations spéciales de circuit sont nécessaires pour surmonter les

10 limitations de vitesse entraînées par la faible mobilité du support. Habituellement, les générateurs d'impulsions de largeur variable sont mis en oeuvre avec des compteurs pro rammables . On considère que les informations relatives à l'image sont représentées par des mots binaires de 8 bits , et -^ que la largeur de l'impulsion variable maximale est de 50 μs

(approchant la partie active de la ligne vidéo) . La variation p est 50/2 μs soit environ 0, 2 μs . Pour atteindre cette résolution avec un générateur d'impulsions de largeur variable de type compteur, il faut une fréquence d'horloge de compteur

20 de 5 MHz. Toutefois, il n'est pas actuellement possible de fabriquer un compteur programmable pratique qui opérera à 5 MHz avec du silicium amorphe. Ainsi, il y a un besoin pour un autre type de générateur d'impulsions de largeur variable .

La présente invention se rapporte à un générateur

-y es d'impulsions de largeur variable comprenant un arrangement d'étages logiques, dont chaque étage répond à 2 bits d'un mot de données à n-bits représentant l'impulsions de corïtrôle à la largeur variable souhaitée . Un ensemble d'horloges de phase différente est connecté à chaque étage, dont l'une des phases

30 est sélectionnée, selon le niveau logique des bits appliqué à l'étage respectif, pour activer l'étage suivant La borne de sortie du tout dernier étage est préchargée au niveau premier de logique au commencement de chaque intervalle d'impulsion et remis à l'état- initial à un niveau second de logique qui coïncide pratiquement avec une transition de la phase d'horloge

sélectionnée par le tout dernier étage .

La demande n° RCA 85.676 , déposée simultanément avec celle de Roger G . Stewart et George R . Briggs ayant pour titre "Circuits affectant les largeurs d'impulsions dans un vernier temporel" , donne la description des composants de circuits pouvant être utilisés dans la présente invention .

La figure 1 est un schéma synoptique simplifié d'un générateur d'impulsions de largeur variable mettant en oeuvre cette invention . La figure 2 représente un schéma logique du dispositif des étages compteurs qui peuvent être utilisés dans le générateur montré dans la figure 1.

La figure 3 présente un chronogramme permettant de décrire le fonctionnement du circuit de la figure 2. Les figures 4 et 6 représentent les schémas des autres dispositifs des étages compteurs illustrés dans la figure 1.

La figure 5 présente le profil des signaux respectifs d'horloge s'appliquant aux composants de circuits de la figure 4. La figure 1 montre la configuration générale d'un générateur d'impulsions de largeur variable mettant en oeuvre la présente invention . Le système est contrôlé par un contrôleur 10 qui établit la synchronisation générale des impulsions et qui donne le signal d'horloge maître à un générateur d'impulsions d'horloge 91. Le contrôleur fournit également des impulsions de précharge, au commencement (ou à la fin) de chaque intervalle entre impulsions de largeur variable, ainsi qu'un signal d'activation pour déclencher un cycle de synchronisation . Les relations générales de synchronisation des signaux d'activation et de précharge, le 0pc, sont illustrées sur la figure 3. Le générateur d'impulsions d'horloge émet "i" ensemble de 4 signaux d'horloge à phases 0Ai, 0Bi, 0Ci, ou 0Di , où "i" est égal à la moitié du nombre des bits de données représentant l'impulsion de largeur variable . Les ensembles avec des numéros inférieurs de signaux d'horloge sont associés avec des bits de données aux bits de poids fort et les ensembles avec des

FEUILLE DE REMPLACEMENT

numéros plus élevés sont associés avec des bits de données aux bits de poids faible . Dans un intervalle entre impulsions, le nombre des impulsions dans un signal d'horloge (0Ai) d'un ensemble particulier de signaux d'horloge. 0i est au moins 4 fois plus élevé que le nombre des impulsions dans un signal d'horloge

(0Ai-l) de l'ensemble suivant des nombres en ordre numérique 0(i-l) .

Chaque ensemble de signaux d'horloge est appliqué à un étage compteur à deux bits 90. Chaque étage a des bornes d'entrée pour appliquer deux bits de données successifs Dn et

Dn-1, de chaque mot de données représentant l'impulsion de largeur variable, une impulsion de précharge et une impulsion d'activation. Chaque étage est doté également d'une borne de sortie. ^" La borne d'entrée d'activation de chaque étage suivant est couplée à la borne de sortie de l'étage précédent .

Au commencement de chaque période d'impulsion, la borne de sortie de chaque étage est préchargée à un niveau qui, lorsqu'il est - appliqué aux bornes d'entrée d'activation, des étages suivants, désactive les étages suivants . Un niveau d'activation est alors appliqué au premier étage qui, répondant au deux bits de poids fort du mot de données , sélectionne une des phases des signaux d'horloge qui lui est appliqué .

Réagissant à une transition de la phase sélectionnée de l'horloge, la borne de sortie est réglée à un potentiel d'activation, activant ainsi l'étage stiîvant . Ce processus se répercute tout le long des divers étages jusqu'à ce que le tout dernier étage règle son potentiel de sortie au niveau d'activation. L'impulsion de largeur variable est donnée à la borne de sortie du tout dernier étage. La figure 3 montre les profils des signaux d'horloge qui illustrent la synchronisation générale d'un générateur d'impulsions de largeur variable à deux étages . Dans la figure

3, le signal 0pc représente le signal de précharge ayant une impulsion de précharge arrivant entre les temps tl et t2. Les profils intitulés Out-1 et Out-2 représentent les potentiels de

sortie des premiers et deuxième étages respectivement . Un signal d'activation élevé - et ainsi un signal de sortie élevé désactive l'étage auquel il est appliqué .

Au moment tl, l'impulsion de précharge précharge les 5 bornes de sortie OUT-1 et OUT-2 des deux étages . Ainsi, le second étage est désactivé . Le premier étage est désactivé du fait même que le signal d'activation externe ACTIVATION est élevé . Pendant l'intervalle de précharge, les bits de données peuvent être établis dans la bascule de données . Au moment t2 ,

10 le signal d'activation descend et active le premier étage . Dans la figure 3, on part de l'hypothèse que les bits de données appliqués au premier étage sélectionnent la phase d'horloge 0B1 parmi les phases 0A1, 0B1 , 0C1 et 0D1. Le front avant de la première impulsion de la phase d'horloge 0B1 fait que le signal

15 de sortie OUT-1 du premier étage change d'état (temps t3) . Au moment t3, le second étage est activé et sélectionnera, selon les bits de données qui y sont appliqués , une des phases d'horloge 0A2 , 0B2 , 0C2 et 0D2 . Dans l'exemple de la figure 3 , on part de l'hypothèse que le second étage sélectionne le signal

20 d'horloge 0D2 qui survient après que le second étage ait été activé (c'est-à-dire après le temps t3) , de sorte que le signal de sortie OUT-2 du second étage tombe (temps t4) . L'impulsion de largeur variable donnée dans cet exemple peut être défini soit comme l'impulsion qui devient positive entre le moment tl

2 et le moment t4, qui a un front avant constant (tl) et un front arrière variable (t4) ou comme l'impulsion q ii devient négative entre le moment t4 et le moment t5 , qui a une avance variable t4 et un retard constant t5.

Il faut remarquer la disposition de la figure 3 où la

30 résolution incrémentielle de l'impulsion de largeur variable est déterminée par le délai relatif de phase des signaux d'horloge 02 , par exemple lors de l'intervalle de temps Tr, entre l'avance des signaux d'horloge 0A2 et 0B2 . L'intervalle de temps entre les phases des signaux d'horloge numérotés séquentiellement inférieurs suivants (par ex . 0A1, 0B1 ) est 4 fois plus long que

FEUILLE DE REMPLACEMENT

Tr. Cette relation de synchronisation s'applique pour n'importe quel nombre d'étages, c'est-à-dire, que le retard relatif parmi n'importe quel ensemble de signaux d'horloge est le quart du retard relatif parmi l'ensemble des signaux d'horloge numérotés 5 séquentiellement qui lui sont juste inférieurs .

La figure 2 illustre le premier schéma du dispositif des étages compteurs à deux bits dans lequel deux étages sont connectés en cascades pour un fonctionnement pipeline . Le premier étage 300 réagit aux bits de données de poids fort Dl et 10 D2, ainsi qu'à l'ensemble de signaux d'horloge numérotés en ordre séquentiel inférieurs 0A1, 0B1, 0C1 et 0D1. Le second étage 300' réagit aux 2 bits de données de poids faible suivants D3 et D4, ainsi qu'aux signaux d'horloge 0A2, 0B2, 0C2 et 0D2. H convient de remarquer que les deux étages réagissent à un l^ signal de précharge commun. Le premier étage 300 réagit à un signal d'activation externe et le second étage (entrée d'activation) réagit à la sortie 370 du premier étage .

Dans l'étage de compte à deux bits 300, les 2 bits de données Dl et D2, ainsi que leur compléments sont appliqués à 4 0 portes à 2 entrées ET, à savoir 354, 355, 356 et 357 respectivement dans les combinaisons suivantes : DÏ , D2 ; DÎ D2 ; Dl D2 et Dl D2.

Les signaux de sortie des portes ET 354, 355, 356 et

357 sont couplés respectivement aux premières bornes d'entrée J des 4 autres portes ET 358, 359, 360 et 361. Les signaux d'horloge 0A1, 0B1, 0C1 et 0D1 sont respectivement couplés aux secondes bornes d'entrée des portes ET 358, 359, 360 et 361 qui émettent les signaux logiques de sortie aux fonctions booléennes :

DÏ • D2 ^" 0A1 ; DÏ D2 0B1 ; Dl • D2 • 0C1 0 D ^' i • D2 • 0D1.

En comparant la figure 3 et les signaux d'horloge 0AI, 0B1, 0C1 et 0D1, on peut voir que la largeur de l'impulsion de la durée la plus longue est produite en sélectionnant le signal d'horloge . 0D1. De plus, la plus grande valeur (1, 1) qui peut être représentée par une valeur de données à deux bits

correspond à l'impulsion de la largeur variable la plus importante . Ainsi pour la valeur (1 , 1) , on sélectionne la phase d'horloge 0D1, c'est-à-dire que la porte ET 361 est conditionnée par les bits de données Dl et D2 présentant des états de logique 5 UN pour sélectionner le signal d'horloge 0D1. L'impulsion de largeur la plus courte est créée en sélectionnant le signal d'horloge 0A1. La porte ET 358 est donc conditionnée pour sélectionner le signal d'horloge 0A1 lorsque les bits de données Dl et D2 présentent des zéros logiques et ainsi de suite .

10 Les signaux de sortie logique provenant des portes ET

358, 359, 360 et 361 sont couplées à leurs bornes d'entrée respectives d'une porte 362 OU à 4 entrées qui produit un haut niveau logique chaque fois qu'une impulsion d'un signal d'horloge apparaît . La borne de sortie de la porte OU est

1 couplée à une borne d'entrée d'un circuit ET 363. Ainsi seulement lorsque le signal d'activation est bas, le circuit ET 363 est alors conditionné pour passer le signal logique donné par la porte OU 362.

La sortie du circuit ET 363 est connectée à la porte

2 d'un transistor 366 chuteur, ayant sa liaison conductrice principale connectée entre une borne de sortie 370 et le potentiel de la masse . Le transistor 366 devient conducteur par des niveaux logiques élevés appliquées à son électrode de grille . Un autre transistor 364 a son électrode de grille

2 connectée au signal de précharge et sa liaison conductrice principale connectée entre une borne de sortie 370 et une source de potentiel d'alimentation positive (niveau logique élevé) +VS . Un condensateur 368 est couplé entre la borne de sortie 370 et la masse .

30 Au commencement d'un intervalle d'impulsion variable, le transistor 364 réagit à l'impulsion de précharge en devenant passant et charge le condensateur 368 à un niveau logique élevé . Le transistor 364 se ferme alors , laissant le condensateur 368 et la borne de sortie chargés au niveau logique élevé . Après l'intervalle de précharge, le signa] d'activation descend,

FEUILLE DE REMPLACEMENT

activant le circuit ET 363 à transmettre le signal fourni par la porte OU 362. Lors de l'arrivée de la première impulsion du signal d'horloge sélectionné (après que le circuit 363 ait été validé) , le circuit ET 363 émet un signal de sortie logique élevé qui rend le transistor passant. Le transistor 366 vide le condensateur 368 et la borne de sortie apportant la transition de queue de l'impulsion de largeur variable . Il convient de remarquer que lorsque la borne 370 descend, l'étage suivant 300' est activé pour opérer une sélection parmi les phases d'horloge 0A2, 0B2, 0C2 et 0D2 selon des valeurs logiques des bits de données de moindre poids D3 et D4_

La figure 4 présente un circuit d'étages compteurs à deux bits qui exécute une fonction similaire à l'étage 300 de la figure 2. Dans la figure 4, la fonction des portes ET 354 et 358 de la figure 2 est exécutée par le circuit 302. De la même manière, les fonctions des portes ET (355 et 359) , (356 et 360) et (357 et 361) sont respectivement exécutées par les circuits

302', ^• 302" et 302'" . Les signaux de sortie émis par les circuits 302 subissent une sélection OU au noeud 318. La fonction activation/desactivation est fournie par le transistor

324 qui verrouille le noeud 318 au potentiel de la masse lorsqu'il est fermé. Les transistors 326 et 328 et le condensateur 345 effectuent des fonctions similaires aux les transistors 366 et 364, ainsi que le condensateur 368 de la figure 2.

La disposition de la figure 4 est conçue pour fournir la vitesse maximale de traitement en titilisant des transistors ayant une géométrie relativement petite et/ou un support présentant une faible mobilité . Ceci est accompli en utilisant des techniques dynamiques et de préchargement et en évitant des dispositifs logiques présentant des ratios les uns par rapport aux autres . C'est-à-dire, que pour des transistors connectés en séries entre des potentiels d'alimentation relativement positifs ou négatifs, pendant les intervalles de synchronisation critiques , pas plus d'un de la série de

FEUILLE DE REMPLACEMENT

transistors connectés est passant (exception faite du transistor 324) .

Considérons le circuit 302 (les circuits 302' , 302" et 302'" sont tous similaires au circuit 302) . Le circuit 302 5 comprend un circuit ET comprenant un transistor de passage 316 qui laisse passer un niveau élevé de logique à sa sortie (NOEUD 318) lorsqu'un niveau élevé est simultanément appliqué à ses deux bornes d'entrée (les électrodes de porte et de drain) . L'électrode de drain est couplée au signal d'horloge 0A1 et

10 l'électrode de porte est connectée à la sortie d'un circuit de précharge NON-OU ou une logique combinatoire . Le circuit de précharge NON OU comprend un transistor de charge 330 connecté en série avec une connexion en parallèle des transistors chuteurs 307 et 308. Les électrodes de porte des

1 transistors chuteurs sont arrangées pour recevoir leurs bits de données respectives, par ex. Dl et D2, et l'électrode de grille du transistor 330 de charge, est couplée avec le signal de précharge . Pendant l'intervalle de précharge , le transistor de charge est rendu passant pour charger le noeud de sortie du

20 circuit NON-OU à un niveau élevé de logique . Simultanément, les valeurs logiques des bits de données sont établies sur les électrodes de grille des transistors 307 et 308. A la fin de l'intervalle de précharge, le transistor de charge 330 voit son alimentation arrêtée laissant le noeud de sortie du circuit

25 NON-OU chargé à un niveau élevé si les deux bits de données présentent un niveau logique bas . Si un ou les deux bits de données sont d'un niveau logique élevé, un ou deux transistors 307 et 308 sont rendus passants pendant l'intervalle de décharge et dérivent une partie du courant de charge à la masse et

30 réduisent le potentiel de sortie de précharge du circuit NON- OU .

Lorsque le transistor de charge plus est non-passant, le potentiel réduit du circuit NON -OU est facilement mis en état logique bas par l'un des transistors 307 ou 308 rendu passant . La fonction booléenne exécutée par le circuit 302 est donnée par : 0A1 • (Dl + D2) = 0A1 • (DÏ) (O2)

FEUILLE DE REMPLACEMENT

qui est la même que la fonction fournie par la porte ET 358 du dispositif de la figure 2.

Le transistor 316 comprend des capacités interélectrodes 315 et 320. Avec le transistor 316 rendu non-passant, une partie du signal d'horloge 0A1 peut être couplé au noeud 318, en passant la combinaison des séries des condensateurs 315 et 320, qui tendent à ouvrir incidemment le transistor 326. Afin d'empêcher une telle ouverture, l'électrode de la source du transistor 326 peut être polarisée au dessus du potentiel de masse par un potentiel d'alimentation +Vb . Le fait d'élever le potentiel appliqué à l'électrode de la source du transistor 326 élève le niveau du potentiel qui doit être appliqué à sa grille avant qu'il ne soit alimenté . Ainsi, en appliquant le potentiel relativement plus positif VB à l'électrode de la source du transistor 326, l'immunité du système contre le bruit est augmentée . L'amplitude de l'alimentation VB est une valeur qui influence la niveau inférieur du signal de sortie.

Puisque le signal de sortie doit être capable de présenter une valeur basse logique, l'amplitude de VB doit être inférieure au maximum toléré pour une valeur basse logique et se trouve habituellement sélectionnée à un niveau légèrement moindre que le potentiel de seuil du transistor 324.

En concevant le transistor 316, la valeur de la capacité interélectrode 320 est réduite pour empêcher que le couplage d'horloge mentionné ci-dessus ne se produise au noeud 318. Toutefois, la valeur de la capacité interélectrode 315 est améliorée pour induire un couplage d'horloge à l'électrode de grille du transistor 316. Un tel couplage apporte une augmentation de tension à un niveau de logique "un" appliqué à la grille, améliorant ainsi les propriétés de conduction du transistor 316 lorsqu'il est alimenté .

Pendant les intervalles, lorsque l'étage doit être désactivé, le transistor 324 est polarisé pour être rendu conducteur pour verrouiller le noeud 318 au potentiel de la

FEUILLE DE REMPLACEMENT

11

masse . Pendant de tels intervalles , le transistor 316 d'un des circuits 302-302'" conduira, le courant au noeud 318 présentant une tendance à élever son potentiel . Afin de réduire la dimension du transistor 324 et de s'assurer encore que le noeud 318 est maintenu à une valeur basse logique pendant le mode désactivé, le courant disponible pour charger le noeud 318, en passant par le transistor 316, est limité par couplage capacitif plutôt que par couplage direct, des signaux d'horloge aux électrodes de drain de leurs transistors respectifs 316. De plus , les temps de montée des fronts avant des signaux d'horloge sont relativement longs . En fait, on a trouvé qu'il est avantageux d'utiliser des signaux d'horloge en dents de scie comme des impulsions, comme le montre la figure 5.

La figure 5 montre des profils exemplaires pour les 8 signaux d'horloge d'un générateur d'impulsions de largeur variable à deux étages . Les lignes interrompues verticales indiquent les durées de retard relatif du front arrière des impulsions de largeur variable représentées par les valeurs associées binaires à 4 bits . On peut remarquer que le générateur d'impulsions de largeurs variable (de 8 bits) du type décrit ci-dessus , exige un nombre apparemment excessif ( 16) de lignes d'horloge . Toutefois, dans l'environnement de l'ensemble des circuits de balayage de l'affichage à cristaux liquides fabriqués directement sur le substrat de la matrice d'affichage où des centaines de tels générateurs' sont compris en parallèle , la complication additionnelle des lignes d'horloge (16) est négligeable, puisque les mêmes signaux d'horloge sont connectés à tous les générateurs . La figure 6 montre le schéma d'un dispositif qui émet

2 impulsions MOA et MOB , ce qu'on appelle le schéma d'un dispositif de "bus divisé" . Comme indiqué dans les mêmes numéros de référence, les étages 302 à 302" sont identiques aux étages pareillement numérotés du schéma donné dans la figure 4. Le schéma d'un dispositif de la figure 6 comprend les

FEUILLE DE REMPLACEMENT

transistors additionnels 324', 326' et 328' qui fonctionnent respectivement d'une manière identique aux transistors 324, 326 et 328 de la figure 4. Egalement, les étages 302 et 302" sont connectés au noeud 318" . En conséquence, les phases 0A1 et 0C1 contrôlent, le transistor 326 et fournissent la sortie MOA en passant pas le transistor 328, tandis que les phases d'horloge 0B1 et 0D1 contrôlent le transistor 326' , et fournissent la sortie MOB en passant pas le transistor 328' . A l'exception de ces di férences, le schéma d'un dispositif de la figure 6 est similaire au schéma d'un dispositif de la figure 4 et utilise les profils illustrés par la figure 5. L'avantage du schéma du dispositif de la figure 6 est la disposition réservée à deux impulsions de sortie MOA et MOB , qui sont utiles avec plusieurs schémas de dispositifs du circuit de vernier temporel décrit dans la demande du brevet n° RCA 85.676 donnée ci-dessus pour information.

Ayant à sa disposition cette description détaillée , une personne de l'art compétente dans la conception des circuits peut réaliser d'autres conceptions sans s'écarter de l'esprit de l'invention. Par exemple, en doublant le nombre de phases dans l'ensemble des signaux d'horloge et en ajoutant les portes ET appropriées au système de la figure 2 , on peut créer des étages compteurs à 4 bits, etc. . .

FEUILLE DE REMPLACEMENT